JPH0415937A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法、特に微細なコンタクト
孔乃至スルーホールを介して基板表面又はその上に形成
される下層導電体層と上層導電体層との層間接続を行い
安定な埋め込みコンタクトを実現する半導体装置の製造
方法に関するものである。

［従来の技術］ 集積回路の高集積化に伴い、上層導電体層と下層導電体
層との接続を実現するためのコンタクト穴はますます微
細化を必要とする傾向か増大している。すなわち、例え
ば導電体層がいずれも配線層の場合は多層配線が必須で
あり、上層配線層と下層配線層とを接続するためにこれ
ら二つの配線層に設けられるスルーホール（コンタクト
穴）の径はより一層の微細化が要求される。また、下層
導電体層が基板に形成された半導体素子電極（例えば、
ＭＯＳトランジスタのソース／ドレイン領域）であり、
下層導電体層が第１配線層の場合でも、同様に両者間を
接続するコンタクト穴は微細化される必要がある。以上
のような層間接続技術は、現実には集積回路の素子構造
の形成における常套手段として適用されている。

上述のようにコンタクト穴をさらに微細化すると、アス
ペクト比（絶縁膜厚とコンタクト穴径との比）のより増
大を誘起するため、結果として配線層の段差被覆率（ス
テップカバレージ）の低下を招くようになる。これは製
品の歩留まり、信頼性上の大きな障害となってきている
。

上記のような障害の対策として、従来から以下に示すよ
うなコンタクトの埋め込みプロセスの適用が鋭意検討さ
れてきた。

第２図は従来のコンタクト穴の導電体（金属）の埋め込
みによる上・下二層の導電体層間の接続形成方法の手順
を模式断面図によって示す製造工程図である。なお第２
図の（ａ）〜（ｄ）の各工程図に示す下側の領域で示し
た下地導電体層は、半導体基板表面に形成した素子電極
等の導電体層である場合と、多層配線において形成した
下側の配線層である場合とのいずれてあってもよいが、
以下の説明では特に限定しないものとする。すなわち、
この下地導電体層より下側又は周辺の部分は省略して図
示している、このような図示の仕方は後に示す実施例の
図面を含む他の図面に対しても同様である。

以下、第２図（ａ）〜（ｄ）の工程回顧にその状態と手
順を説明する。

第２図の（ａ）に示すように、下地導電体層１の上に形
成された絶縁膜２の所定位置にコンタクト穴３を形成す
る。この状態の形成はすでに確立された通常の半導体プ
ロセス技術によって行われる。

次に、第２図の（ｂ）にみられるように、全面に金属な
どの導電体物質をＣＶＤ法又はスパッタリング法を用い
て比較的厚く堆積し導電体層４を形成する。

さらに、第２図の（Ｃ）に示すように、全面を異方性ド
ライエツチング処理を行うことにより絶縁膜２上の導電
体膜４を除去し、コンタクト穴３の中に導電体層４と同
一物質からなる埋め込み導電体層５が形成される。

次に、第２図の（ｄ）に示すように、まず、埋め込み導
電体層５と同−又は異種の導電体物質を堆積したのち、
バターニングを行うことにより上層導電体層６を形成す
る。このようにして上層導電体層６と下地（下層）導電
体層１とが埋め込み導電体層５により接続され、コンタ
クト穴３を介して導通された二層の導電体層の接続構造
が達成される。

第２図に示した二つの導電体層間の接続方法はこれまで
一般的に広く行われてきたものであるが、後に述べるよ
うに、この方法は必らずしも満足できる接続方法ではな
いので、次にのべる改良策が検討されている。

第３図はこの改良策として実施されている従来のコンタ
クト穴による接続方法の要点を示す製造工程図である。

第３図の（ｅ）〜（ｇ）の工程回顧にその手順を説明す
る。

第３図の（ｅ）において、下地導電体層１１の上に形成
された絶縁膜１２の所定位置にコンタクト穴１３を形成
する。

ついで、第３図の（ｆ）に示すようにコンタクト穴１３
によって露出された下地導電体層１１上に、選択ＣＶＤ
法を用いてＷ、Ｍｏなどの高融点金属からなる導電体層
を堆積し、コンタクト穴１３を埋めるように選択導電体
層１４を形成する。

さらに、第３図の（ｇ）において、第２図の（ｄ）工程
と同様に配線材料などに用いられる金属導電体を堆積し
たのちバターニングを行って上層導電体層１５を形成し
、下地導電体層１１と上層導電体層１５との接続工程を
終了する。

上記の工程（ｆ）において、実施した選択ＣＶＤでは下
地導電体層１１の主成分物質との反応（例えば主成分か
Ｓｉ又はＡｊ）の場合はＳｉ又はＡ、ＱとＷなどとの反
応）を利用して膜堆積が進行するため、絶縁膜１２上に
は導電体膜は形成されず、下地導電体層１１の表面が露
出したコンタクト穴１３の内部にのみ選択的に堆積が進
行し、−回のＣＶＤにより選択導電体層１４の埋め込み
が可能となる利点がある。

なお、上記の説明で用いたコンタクト穴は場合によって
はスルーホールと呼ばれる場合もあるが、はぼ同義語で
ある。

［発明が解決しようとする課題］ 上記のような従来の半導体装置の製造方法におけるコン
タクト穴を介する導通材の埋め込みプロセスにおいて、
まず第２図の従来例に示した方法では、導電体層（堆積
膜ともいう）４を形成したのち、全面をエツチング処理
するため、プロセスが繁雑となる問題に加えて、導電体
層の均質性、エツチングの均一性などを改善する余地が
多い。

また、エツチングの終点検出の高精度化が要求されるな
どプロセスの最適化が十分にできないという問題があっ
た。

この課題を改良する目的で検討された第３図の方法では
、プロセスの簡便性はすぐれている反面、下記のような
問題点が指摘されている。

（イ）下地導電体層（おもにＳｉ基板又はＡｎ）等の下
層配線層）との反応を利用するため、下地導電体の表面
状態によって埋め込みの可否が左右される。すなわち表
面状態の微妙な差異によって選択ＣＶＤがうまく進行し
ない場合がある。

（ロ）さらに、コンタクト穴の側面は絶縁膜であるため
埋め込みの状態か不安定になることが多い。

本発明は上述のような課題を解決するためになされたも
ので、選択ＣＶＤの欠点とされるコンタクト穴の表面状
態に依存することなく導通材料の安定な埋め込みが達成
される半導体装置の製造方法を提供することを目的とす
るものである。

［課題を解決するための手段］ 本発明に係る半導体装置の製造方法は、下層導電体層の
上に形成した絶縁層にホトリソグラフィ技術によりコン
タクト穴を形成し、使用したホトレジストを残置したま
ま全面に金属膜を堆積したのち、ホトレジストを除去し
てコンタクト穴の下部にのみ金属膜を残置しくリフトオ
フ法）、ついで選択ＣＶＤにより金属膜に接続する第２
の金属膜を上記コンタクト穴に選択的に堆積して埋め込
み、さらに上層導電体層を堆積したのちバターニングを
行い、コンタクト穴部分に形成した金属膜を介して上層
・下層導電体層間の接続を行うものである。この場合、
上記の堆積金属膜は第２の金属膜も同様にＷ、Ｍｏ等の
高融点金属とし、選択ＣＶＤ法以外の堆積方法はスパッ
タリング法によるのが望ましい。

〔作用〕

本発明においては、コンタクト穴に導通用の金属を埋め
込む選択ＣＶＤの実施前に、コンタクト穴の下部に露出
された下層導電体層の表面に、あらかしめリフト法に準
する手段により選択的に金属膜を薄く形成しておくので
、このはじめに形成した金属膜が触媒となって、次に行
う第２の金属膜の選択ＣＶＤが確実に進行し、導通材料
のコンタクト穴への埋め込みを良好な状態で達成させる
。

ここで、はじめに形成される金属膜はスノ寸・ツタリン
グ法により堆積されリフトオフ法により選択的に形成さ
れるから、下層導電体層の表面状態に依存することなく
安定したコンタクトが得られる。

［実施例］ 第１図は本発明による上・下二層の導電体層間のコンタ
クト接続形成方法の一実施例を示す製造工程図である。

第１図の（＾）〜　（Ｅ）の模式断面図による工程回顧
にその手順及び形成状態を説明する。

まず、第１図の（Ａ）において、５１はＳｉ等の半導体
基板に形成された電極領域部分を示す下層導電体層であ
り、通常のホトリソグラフィ工程により下層導電体層５
１上に形成された層間絶縁層５２と、その上に形成した
ホトレジスト５３との所定位置にコンタクト穴５４を形
成する。

ついで、第１図の（Ｂ）に示すように、ホトレジスト５
３か残存した状態で全面にスパッタリング法によりＷ又
はＭｏを主とする高融点金属を堆積して堆積金属膜５５
．５６を形成する。コンタクト穴５４の部分はホトレジ
スト５３が残されたままであるため、アスペクト比が極
めて高い状態であり、堆積金属膜５５はホトレジスト５
３上に、堆積金属膜５６はコンタクト穴５４の下部の下
層導電体層５１上に、分離された状態で形成される。こ
の時、スパッタリング法では堆積温度を低１（ａｏｏ℃
以下）側に設定しているので、堆積時の熱によるホトレ
ジスト５３の変質、改質又は変形は生じないようになっ
ている。

次に、第１図の（Ｃ）に示すように、ホトレジスト５３
を光アッシング法又は有機溶剤で除去することにより、
コンタクト穴５４の下部の堆積金属膜５６のみが薄く堆
積された状態で残存する。この工程はりフトオフ法と呼
ばれている方法に準する手法である。

さらに、第１図の（Ｄ）において、堆積金属膜５６と同
種の高融点金属の選択ＣＶＤ法により、堆積金属膜５６
を触媒として堆積をすることによりコンタクト穴５４を
埋め込む恰好で選択堆積膜（第２金属膜）５７を形成す
る。

おわりに、第１図の（Ｅ）に示すように、選択堆積膜５
７を含む領域上に配線等として用いる例えばＡＩ等の上
層導電体をスパッタリング等により堆積したのち、公知
のホトリソグラフィ・エツチング技術によって、上層導
電体層パターン５８を形成する。この工程により、層間
絶縁膜５３を介して配置された下層導電体層５１と上層
導電体層パターン５８とをコンタクト穴５４内に埋め込
み形成した堆積金属膜５５及び選択堆積膜５７からなる
導電体層（導通材料）によりコンタクトする接続形成プ
ロセスか終了する。

なお、上記の実施例においては下層導電体層として基板
に形成された素子電極の場合について説明したが、これ
に限定されず、例えば多層配線等における層間接続を行
う場合にも実施例と同様の製造方法を適用できることは
いうまでもない。

［発明の効果］ 以上のように本発明によれば、アスペクト比の大きいコ
ンタクト穴を介して上層及び下層導電体層を導通接続す
る半導体装置の製造方法において、コンタクト穴に導通
材料の選択ＣＶＤを行う前に、リフトオフ法を利用して
コンタクト穴下部の下層導電体層表面上に選択ＣＶＤ膜
と同種の導電体膜をスパッタリング法などで堆積し、こ
の上に選択ＣＶＤで導通材料を埋め込むようにしたので
、コンタクト穴下面の表面状態に左右されない安定な埋
め込み接続が達成され、集積回路のより高集積化に対応
する導体装置の配線技術に対して寄与する効果か得られ
る。

【図面の簡単な説明】

第１図は本発明の上・下二層の導電体層間のコンタクト
接続形成方法の一実施例を示す要部製造工程図、第２図
は従来のコンタクト穴埋め込み接続の形成方法を示す製
造工程図、第３図は第２図の従来方法の改良型コンタク
ト接続形成方法を示す要部製造工程図である。 図において、１，５１は下層導電体層、５２は層間絶縁
膜、５３はホトレジスト、５４はコンタクト穴、５．５
６は堆積金属膜、５７は選択堆積膜（第２金属膜）、５
８は上層導電体層パターン、１１は下地導電体層、２，
１２は絶縁膜、３，１３はコンタクト穴、４は導電体層
、１４は選択導電体層、５は埋め込み導電体層、６，１
５は上層導電体層である。 ５４　コンタクト穴 、５７夏Ｋｔ［ｌ！ｆ２ｆ’、、：ｆＪＩＪＩｆ）デ 奎り」■＝、Ｊ６５甲め込ｆｉ　−”］　二、、　’：
７りｉ・の〜罰「Ｙ−楳第１図 ３１ノ’？’７１−へ ｔ ５埋／）え７≧ノｊ、埠蝦イ↑層 と すし禾のｊ里ハへ２ｔ］〕りｑト（１牙ａ〃！玉）￥−
３コシタクトへ ／ ７１４　還状！ｌ哨タイｌ 才乏木の改良型Ｊ’ｆｆｉハＰ独ｈコ〕ダ７トの升硬＼
丁稈第 図

Claims (1)

1. 【特許請求の範囲】 　下層導電体層と、この下層導電体層上に絶縁体層を介
   して配設される上層導電体層とを前記絶縁体層に設けた
   コンタクト穴を通して接続する半導体装置の製造方法に
   おいて、 ホトレジストをマスクとして前記絶縁体層に前記下層導
   電体層が露出するコンタクト穴を形成し前記ホトレジス
   トを残したまま全面に金属膜を堆積したのち前記ホトレ
   ジストを除去して前記コンタクト穴の下部にのみ前記金
   属膜を残置し、選択ＣＶＤにより前記金属膜に接続する
   第２の金属膜を上記コンタクト穴に堆積して埋め込み、
   全面に前記上層導電体層を堆積して前記コンタクト穴に
   埋め込まれた第２の金属層と前記上層導電体層との接続
   を行うことを特徴とする半導体装置の製造方法。