JPH04155855A - 半導体モジュール構造 - Google Patents
半導体モジュール構造Info
- Publication number
- JPH04155855A JPH04155855A JP2279129A JP27912990A JPH04155855A JP H04155855 A JPH04155855 A JP H04155855A JP 2279129 A JP2279129 A JP 2279129A JP 27912990 A JP27912990 A JP 27912990A JP H04155855 A JPH04155855 A JP H04155855A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- module
- semiconductor
- defective
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 claims description 11
- 230000002950 deficient Effects 0.000 abstract description 21
- 239000000565 sealant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【概要１
複数個の半導体素子を搭載してなる半導体モジュールに
関し、 不良な半導体素子を有するモジュールの修復を容易に行
うことが可能な半導体モジュールの提供を目的とし、 半導体素子をモジュール基板上に設けられた接続パッド
に搭載するとともに、前記モジュール基板上には半導体
素子を搭載可能な予備接続パッドを有する予備エリアと
、前記接続パッドの近傍に設けられるワイヤボンディン
グパッドと、前記予備接続パッドと前記ワイヤボンディ
ングパッドとを接続するバイパスパターンを形成してな
ることを特徴とする。 【産業上の利用分野】 本発明は複数個の半導体素子を搭載してなる半導体モジ
ュールに関するものである。 メモリモジュール等の半導体モジュールにおいては、メ
モリ素子等の半導体素子をモジュール基板上に直接実装
して樹脂等の封止剤により封止する、いわゆるペアチッ
プ実装を採用することにより、モジュールの小型化が図
られている。しかし、ベアチップ実装された半導体素子
は容易にモジュール基板から取り外したりすることがで
きないため、搭載された半導体モジュールの中に不良な
半導体素子があった場合でも不良素子を正常なものと交
換することが困難であり、製品の歩留りを悪くしている
。 このような状況のもとで、不良素子に代替される良品の
半導体素子を搭載して容易に修復することのできる半導
体モジュール構造が求められている。 ｒ従来の技術】 従来、半導体モジュールは、第３図に示すように、モジ
ュール基板１０上に半導体素子２０を接続ワイヤ３０に
よって実装し、それら半導体素子２０および接続ワイヤ
３０を樹脂等よりなる封止剤４０によってそれぞれ封止
して形成される。 τ発明が解決しようとする課題】 しかし、従来の半導体モジュールでは、実装される複数
の半導体素子２０．２０、・・・に不良な半導体素子２
０が含まれていた場合、不良な半導体素子２０も封止剤
４０により封止されているため、不良な半導体素子２０
を取り外して正常な半導体素子と交換することが困難で
あった。そのため、一つでも不良な半導体素子があると
その半導体モジュールは修復による救済ができず、製品
の歩留りが悪いという欠点があった。 本発明は以上の欠点を解消すべくなされたものであって
、半導体モジュールに搭載された半導体素子に不良なも
のがあっても、正常な良品の半導体素子に代替すること
により、容易に修復することのできる半導体モジュール
を提供することを目的とするものである。
関し、 不良な半導体素子を有するモジュールの修復を容易に行
うことが可能な半導体モジュールの提供を目的とし、 半導体素子をモジュール基板上に設けられた接続パッド
に搭載するとともに、前記モジュール基板上には半導体
素子を搭載可能な予備接続パッドを有する予備エリアと
、前記接続パッドの近傍に設けられるワイヤボンディン
グパッドと、前記予備接続パッドと前記ワイヤボンディ
ングパッドとを接続するバイパスパターンを形成してな
ることを特徴とする。 【産業上の利用分野】 本発明は複数個の半導体素子を搭載してなる半導体モジ
ュールに関するものである。 メモリモジュール等の半導体モジュールにおいては、メ
モリ素子等の半導体素子をモジュール基板上に直接実装
して樹脂等の封止剤により封止する、いわゆるペアチッ
プ実装を採用することにより、モジュールの小型化が図
られている。しかし、ベアチップ実装された半導体素子
は容易にモジュール基板から取り外したりすることがで
きないため、搭載された半導体モジュールの中に不良な
半導体素子があった場合でも不良素子を正常なものと交
換することが困難であり、製品の歩留りを悪くしている
。 このような状況のもとで、不良素子に代替される良品の
半導体素子を搭載して容易に修復することのできる半導
体モジュール構造が求められている。 ｒ従来の技術】 従来、半導体モジュールは、第３図に示すように、モジ
ュール基板１０上に半導体素子２０を接続ワイヤ３０に
よって実装し、それら半導体素子２０および接続ワイヤ
３０を樹脂等よりなる封止剤４０によってそれぞれ封止
して形成される。 τ発明が解決しようとする課題】 しかし、従来の半導体モジュールでは、実装される複数
の半導体素子２０．２０、・・・に不良な半導体素子２
０が含まれていた場合、不良な半導体素子２０も封止剤
４０により封止されているため、不良な半導体素子２０
を取り外して正常な半導体素子と交換することが困難で
あった。そのため、一つでも不良な半導体素子があると
その半導体モジュールは修復による救済ができず、製品
の歩留りが悪いという欠点があった。 本発明は以上の欠点を解消すべくなされたものであって
、半導体モジュールに搭載された半導体素子に不良なも
のがあっても、正常な良品の半導体素子に代替すること
により、容易に修復することのできる半導体モジュール
を提供することを目的とするものである。
本発明を実施例に対応する第１図および第２図に基づい
て説明すると、モジュール基板２上に設けられた接続バ
ッド２１には複数の半導体素子１．１、・・・が搭載さ
れており、さらにモジュール基板２上には予備の半導体
素子ｌを搭載可能な予備接続パッド３１を有する予備エ
リア３を設ける。そして、前記半導体素子１の接続バッ
ド２１の近傍にはワイヤボンディングパッド４がそれぞ
れ接続バッド２１に対応するように設けられており、こ
のポンディングパッド４ば予備エリア３の予備接続パッ
ド３１とバイパスパターン５により接続されて形成され
ている。 を作用】 上記構成に基づき、本発明においては、半導体素子１．
１、・・・に不良な半導体素子があった場合、モジュー
ル基板２の接続バッド２１との接続をカットするととも
に、予備エリア３の予備接続パッド３１に正常な半導体
素子１を接続して搭載し、ワイヤボンディングパッド４
を接続バッド２１に接続することにより予備エリア３の
半導体素子工をバイパスパターン５を経由してワイヤボ
ンディングパッド４から接続して、不良な半導体素子ｌ
と切り換えることができ、不良な半導体素子１をモジュ
ール基板２から取り外すことなく半導体モジュールを修
復して正常に動作させることができる。
て説明すると、モジュール基板２上に設けられた接続バ
ッド２１には複数の半導体素子１．１、・・・が搭載さ
れており、さらにモジュール基板２上には予備の半導体
素子ｌを搭載可能な予備接続パッド３１を有する予備エ
リア３を設ける。そして、前記半導体素子１の接続バッ
ド２１の近傍にはワイヤボンディングパッド４がそれぞ
れ接続バッド２１に対応するように設けられており、こ
のポンディングパッド４ば予備エリア３の予備接続パッ
ド３１とバイパスパターン５により接続されて形成され
ている。 を作用】 上記構成に基づき、本発明においては、半導体素子１．
１、・・・に不良な半導体素子があった場合、モジュー
ル基板２の接続バッド２１との接続をカットするととも
に、予備エリア３の予備接続パッド３１に正常な半導体
素子１を接続して搭載し、ワイヤボンディングパッド４
を接続バッド２１に接続することにより予備エリア３の
半導体素子工をバイパスパターン５を経由してワイヤボ
ンディングパッド４から接続して、不良な半導体素子ｌ
と切り換えることができ、不良な半導体素子１をモジュ
ール基板２から取り外すことなく半導体モジュールを修
復して正常に動作させることができる。
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図および第２図において示されるように、半導体モ
ジュールＡはモジュール基板２上にメモリ素子等の半導
体素子１を複数個搭載して形成されている。 モジュール基板２には外部リード２２．２２、・・・が
設けられ外部基板等に接続されるようになっており、こ
の外部リード２２ばモジュール基板２内において、搭載
されている半導体素子１と接続バッド２１を介して接続
されている。そして、この接続バッド２１ば半導体素子
ｌとの切り離しが容易なように第２図に示すように、モ
ジュール基板２内において外部リード２２と接続される
外部リード側接続部２１１と半導体素子１と直接接続さ
れる半導体素子側接続部２１２とをパターン２１３で接
続して形成されている。 半導体素子１はその接続端子１１をモジュール基板２の
接続ノでラド２１にワイヤ１２により接続されており、
上面を封止剤６によって覆うことにより封止して酸化を
防止するように処理されている。そして、封止剤６は接
続パッド２１のパターン２１３を露出する位置で封止す
るようにして、パターン２１３のカットを可能にしてい
る。 そして、モジュール基板２上には接続パッド２１に対応
する位置にワイヤボンディングパッド４を形成し、この
ワイヤボンディングパッド４と接続されるバイパスパタ
ーン５がバス状に設けられている。 バイパスパターン５ば、その一端がモジュール基板２上
に設けられる予備エリア３の予備接続バッド３１に接続
されている。そして、この予備エリア３の予備接続パッ
ド３１は、モジュール基板２上に搭載されているものと
同様の半導体素子１を搭載可能なように配置されている
ものであり、第１図に示すようにモジュール基板２の一
端方に一箇所設ける他、搭載する半導体素子１の数や不
良率に応じて２箇所以上の予備エリア３を設けても良い
。 したがって、本実施例によれば、モジュール基板２上に
搭載された複数個の半導体素子Ｌ １、・・・に不良の
半導体素子１があった場合、その半導体素子１の接続さ
れている接続パッド２１のパターン２１３をカットする
ことによって不良な半導体素子１をモジュール基板２か
ら切り離す。そして、バイパスパターン５上に配置され
ているワイヤボンディングパッド４と、半導体素子１の
接続が切り離された接続ｌぐラド２１とをワイヤ４１で
接続することにより、バイパスパターン５をモジュール
基板２の外部リード２２と接続し、さらにバイパスパタ
ーン５の一端に設けられている予備エリア３に正常な半
導体素子１を搭載し、予備接続バッド３１とバイパスパ
ターン５とを接続することにより、不良な半導体素子ｌ
を予備エリア３の正常な半導体素子１と切り換えて半導
体モジュールＡを修復することができる。
細に説明する。 第１図および第２図において示されるように、半導体モ
ジュールＡはモジュール基板２上にメモリ素子等の半導
体素子１を複数個搭載して形成されている。 モジュール基板２には外部リード２２．２２、・・・が
設けられ外部基板等に接続されるようになっており、こ
の外部リード２２ばモジュール基板２内において、搭載
されている半導体素子１と接続バッド２１を介して接続
されている。そして、この接続バッド２１ば半導体素子
ｌとの切り離しが容易なように第２図に示すように、モ
ジュール基板２内において外部リード２２と接続される
外部リード側接続部２１１と半導体素子１と直接接続さ
れる半導体素子側接続部２１２とをパターン２１３で接
続して形成されている。 半導体素子１はその接続端子１１をモジュール基板２の
接続ノでラド２１にワイヤ１２により接続されており、
上面を封止剤６によって覆うことにより封止して酸化を
防止するように処理されている。そして、封止剤６は接
続パッド２１のパターン２１３を露出する位置で封止す
るようにして、パターン２１３のカットを可能にしてい
る。 そして、モジュール基板２上には接続パッド２１に対応
する位置にワイヤボンディングパッド４を形成し、この
ワイヤボンディングパッド４と接続されるバイパスパタ
ーン５がバス状に設けられている。 バイパスパターン５ば、その一端がモジュール基板２上
に設けられる予備エリア３の予備接続バッド３１に接続
されている。そして、この予備エリア３の予備接続パッ
ド３１は、モジュール基板２上に搭載されているものと
同様の半導体素子１を搭載可能なように配置されている
ものであり、第１図に示すようにモジュール基板２の一
端方に一箇所設ける他、搭載する半導体素子１の数や不
良率に応じて２箇所以上の予備エリア３を設けても良い
。 したがって、本実施例によれば、モジュール基板２上に
搭載された複数個の半導体素子Ｌ １、・・・に不良の
半導体素子１があった場合、その半導体素子１の接続さ
れている接続パッド２１のパターン２１３をカットする
ことによって不良な半導体素子１をモジュール基板２か
ら切り離す。そして、バイパスパターン５上に配置され
ているワイヤボンディングパッド４と、半導体素子１の
接続が切り離された接続ｌぐラド２１とをワイヤ４１で
接続することにより、バイパスパターン５をモジュール
基板２の外部リード２２と接続し、さらにバイパスパタ
ーン５の一端に設けられている予備エリア３に正常な半
導体素子１を搭載し、予備接続バッド３１とバイパスパ
ターン５とを接続することにより、不良な半導体素子ｌ
を予備エリア３の正常な半導体素子１と切り換えて半導
体モジュールＡを修復することができる。
以上の説明から明らかなように、本発明による半導体モ
ジュール構造によれば、搭載されている半導体素子Ｉに
不良なものがあっても、不良な半導体素子をモジュール
基板から取り外すことなく、予備エリアに接続される補
修用の半導体素子に切り換えて、容易に修復することが
でき、製品の歩留りを向上することができるものである
。
ジュール構造によれば、搭載されている半導体素子Ｉに
不良なものがあっても、不良な半導体素子をモジュール
基板から取り外すことなく、予備エリアに接続される補
修用の半導体素子に切り換えて、容易に修復することが
でき、製品の歩留りを向上することができるものである
。
第１図は本発明の実施例を示す説明図、第２図は本発明
実施例の接続パッドを示す説明図、 第３図は従来例を示す説明図である。 図において、 １ば半導体素子、 ２はモジュール基板、 ２１は接続パッド、 ３ば予備エリア、 ３１は予備接続パッド、 ４ばワイヤボンディングパッド、 ５はバイパスパターンである。
実施例の接続パッドを示す説明図、 第３図は従来例を示す説明図である。 図において、 １ば半導体素子、 ２はモジュール基板、 ２１は接続パッド、 ３ば予備エリア、 ３１は予備接続パッド、 ４ばワイヤボンディングパッド、 ５はバイパスパターンである。
Claims (1)
- 半導体素子（１）をモジュール基板（２）上に設けら
れた接続パッド（２１）に搭載するとともに、前記モジ
ュール基板（２）上には半導体素子（１）を搭載可能な
予備接続パッド（３１）を有する予備エリア（３）と、
前記接続パッド（２１）の近傍に設けられるワイヤボン
ディングパッド（４）と、前記予備接続パッド（３１）
と前記ワイヤボンディングパッド（４）とを接続するバ
イパスパターン（５）を形成してなることを特徴とする
半導体モジュール構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279129A JPH04155855A (ja) | 1990-10-19 | 1990-10-19 | 半導体モジュール構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279129A JPH04155855A (ja) | 1990-10-19 | 1990-10-19 | 半導体モジュール構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04155855A true JPH04155855A (ja) | 1992-05-28 |
Family
ID=17606839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279129A Pending JPH04155855A (ja) | 1990-10-19 | 1990-10-19 | 半導体モジュール構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04155855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091156A (en) * | 1996-09-02 | 2000-07-18 | Nec Corporation | Semiconductor pellet having plural chips |
-
1990
- 1990-10-19 JP JP2279129A patent/JPH04155855A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091156A (en) * | 1996-09-02 | 2000-07-18 | Nec Corporation | Semiconductor pellet having plural chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| US5231303A (en) | Semiconductor device with incorporated stress reducing means | |
| JPS6281738A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP4204764B2 (ja) | マルチチップパッケージ | |
| US6483189B1 (en) | Semiconductor device | |
| JPH04155855A (ja) | 半導体モジュール構造 | |
| KR930004252B1 (ko) | 웨이퍼 스케일 반도체장치 | |
| JP2760188B2 (ja) | 半導体集積回路 | |
| JP2937132B2 (ja) | 半導体装置 | |
| JP2803642B2 (ja) | 半導体装置 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPS61216339A (ja) | 複合ウエハスケ−ル集積回路 | |
| JP2697150B2 (ja) | ウエーハスケールｌｓｉ | |
| KR20010010860A (ko) | 몰딩후 불량 반도체 패키지 검출 방법 | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JP2001352143A (ja) | 半導体モジュール及びプリント配線基板 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP3055984U (ja) | 複数チップモジュールパッケージ構造 | |
| JP2972473B2 (ja) | 半導体装置 | |
| JP2000012770A (ja) | 半導体装置およびその製造方法 | |
| JPH0529427A (ja) | 半導体装置の製造方法 | |
| JPH0523596U (ja) | 回路装置搭載予備領域を備える回路基板 | |
| JPH03250662A (ja) | メモリモジュール | |
| JPH05129520A (ja) | 半導体集積回路装置及びその製造方法 |