JP2697150B2 - ウエーハスケールｌｓｉ - Google Patents

ウエーハスケールｌｓｉ

Info

Publication number
JP2697150B2
JP2697150B2 JP1157917A JP15791789A JP2697150B2 JP 2697150 B2 JP2697150 B2 JP 2697150B2 JP 1157917 A JP1157917 A JP 1157917A JP 15791789 A JP15791789 A JP 15791789A JP 2697150 B2 JP2697150 B2 JP 2697150B2
Authority
JP
Japan
Prior art keywords
power supply
electrode
wire
chip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1157917A
Other languages
English (en)
Other versions
JPH0322550A (ja
Inventor
克朗 平岩
光夫 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1157917A priority Critical patent/JP2697150B2/ja
Publication of JPH0322550A publication Critical patent/JPH0322550A/ja
Application granted granted Critical
Publication of JP2697150B2 publication Critical patent/JP2697150B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔概要〕 ウエーハに複数のチップエレメントが形成されたウエ
ーハスケールLSIの構成に関し、 不良チップエレメントと共に、良品のチップエレメン
トが使用できなくなるという従来の問題点を解決し、ウ
エーハスケールLSIを大容量化せしめることを目的と
し、 ウエーハ上に形成された多数のチップエレメント内の
各電源電極が、独立に形成されたダミー電極を具え、 隣接する該チップエレメントの電源電極間を接続する
ボンディングワイヤが、該ワイヤの接続に先立つ特性試
験で電源系に不良の検出された該チップエレメントにお
いて、該ダミー電極に接続してなることを特徴とし、 さらに、前記ダミー電極が前記電源電極に対し前記ワ
イヤの延在方向に形成してなることを特徴とし構成す
る。
〔産業上の利用分野〕
本発明はウエーハスケールLSI、特に各チップエレメ
ントに電力を供給する電源電極とその接続構成に関す
る。
近年、磁気ディスクの代わりとして多数のDRAM（dyna
mic random access memory）と各DRAMの各々に対応する
制御部とを同一ウエーハに形成し、隣接する制御部間は
各制御部より延在する信号線パターンまたはワイヤ（信
号線）で接続し、ウエーハ全体として大容量の記憶装置
と見倣し得るウエーハスケールLSIが注目されている。
かかるウエーハスケールLSIにおいて、DRAM等の素子
回路とその専用付帯回路（制御回路等）を組み合わせた
構成を一般にチップエレメントと呼んでおり、整列する
各チップエレメントの電源供給用電源線は、一般にウエ
ーハの中心部よりスティッチワイヤボンディングによっ
て接続される。
〔従来の技術〕
第４図は従来のウエーハスケールLSIの模式平面図
（イ）とその側面図（ロ）であり、ウエーハスケールLS
I1は、電源供給リード端子３の形成されたプリント配線
板２に、ウエーハ４を搭載（接着）する、接着剤８にて
接着されたウエーハ４には、多数のチップエレメント５
が形成されており、各チップエレメント５に形成された
電源電極６は、ウエーハ４の中心部から右または左方向
に整列するものが、順次ボンディングワイヤ（電源線）
７でリード端子３に接続される。
〔発明が解決しようとする課題〕
前記ウエーハスケールLSI1において、チップエレメン
ト５の電源系に発生した障害、例えば第４図に×印を書
き込んだ４個のチップエレメント５の電源系が接地系に
短絡するとき、その不良エレメント５には大電流が流
れ、不良エレメント５に連続するスティッチボンディン
グワイヤ７には充分な電力が供給されないことになる。
その結果、不良エレメント５と同列に配設された良品
のチップエレメント５も使用不能となり、LSI1の記憶容
量が著しく小さくなるのみならず、LSI1の電源供給能力
をオーバし、LSI1を使用するシステムが故障するという
問題点が発生する。
そこで、各チップエレメント５はボンディングワイヤ
７で接続するのに先立って実施した電気的特性試験結果
に基づき、第４図に示す如く不良エレメント５を飛ばし
てボンディングワイヤ７を接続するようになる。チップ
エレメント５が比較的大形であるまたは、不良エレメン
ト５が連続するとき、不良エレメント５を飛ばして属し
た部分（ロングワイヤ部分）でボンディングワイヤ７が
信号線に短絡する等のトラブルが発生するため、それら
の不良エレメント５と共にそれよりウエーハ４の中心に
近い良品エレメント５には、ワイヤ７を接続しないこと
で対処していた。
即ち、従来技術では不良エレメント５と共に良品エレ
メント５が犠牲となり、LSI1の容量が低減されるという
問題点があった。
〔課題を解決するための手段〕
前記問題点に鑑みてなされた本発明のウエーハスケー
ルLSIは、その実施例を志江す第１図によれば、プリン
ト配線板２に搭載されたウエーハ４上に形成された多数
のチップエレメント５内に形成された各電源電極６と、
独立に形成されたダミー電極12とを具え、 隣接するチップエレメント５の該電源電極６間を接続
するボンディングワイヤ７が、ワイヤ７の接続に先立つ
特性試験で電源系に不良の検出された不良チップエレメ
ントにおいて、ダミー電極12に接続してなることを特徴
とし、 さらに、ダミー電極12が電源電極６に対しワイヤ７の
ボンダー移動方向に形成してなることを特徴とするもの
である。
〔作用〕
上記手段によれば、各チップエレメントの電源電極に
ダミー電極を設けたことによって、電源電極を接続する
ボンディングワイヤは、不良チップエレメントを経由可
能となり、障害要因となるロングワイヤをなくすと共
に、連続する不良チップエレメントより先方の良品チッ
プエレメントを使用可能、即ち良品チップエレメントの
全てを使用可能とし、LSIの大容量化を果たすことがで
きるようになる。
〔実施例〕
以下に、図面を用いて本発明によるウエーハスケール
LSIの実施例を説明する。
第１図は本発明の一実施例によるウエーハスケールLS
Iの模式平面図（イ）とその側面図（ロ）、第２図は第
１図に示すチップエレメントの拡大模式平面図、第３図
は本発明によるウエーハスケールLSIのスティッチワイ
ヤボンディングの流れ図である。
前出図と共通部分に同一符号を使用した第１図におい
て、ウエーハスケールLSI11は、電源供給リード端子３
の形成されたプリント配線板２に、ウエーハ４が搭載
（接着）される。接着剤８にて接着されたウエーハ４に
は、多数のチップエレメント５が形成されており、DRAM
とその制御回路の形成された各チップエレメント５に
は、該制御回路の電源電極６と、電気的に独立するダミ
ー電極12が形成される。
かかるLSI11において、各チップエレメント５に電力
を供給するため一端が端子３に接続されたボンディング
ワイヤ７は、各チップエレメント５の電気特性をチェッ
クしたのち設けられるが、良品チップエレメント５に対
しては電極６に接続し、不良チップエレメント５に対し
てはダミー電極12が接続される。
第２図において、一点鎖線13は各チップエレメント５
の境界、破線で囲み斜線の記入領域14はチップエレメン
ト５の回路形成領域（DRAMとその制御回路領域）であ
り、電源電極６は回路形成領域14内に延伸するのに対し
てダミー電極12は、電気的に独立せしめて形成される。
かかるダミー電極12は、ホルダーを使用するワイヤ７
の接続を容易ならしめるため、電極６に対しワイヤ７の
ボンダーの移動方向に設けることが望ましく、第１図お
よび第２図はその望ましい状態に形成されている。
第３図において、ワイヤ７の接続に先立つ電気特性試
験により、各チップエレメント５の電源系の良否がウエ
ーハ４のどの場所のチップエレメントであるのかを現す
マッピング取得21を行ったのち、該マッピング情報によ
ってチップエレメント５の電源系の良否を判断22し、良
品チップエレメント５に対する工程23はワイヤ７を電極
６に接続し、不良チップエレメント５に対する工程24は
ワイヤ７の接続位置をシフトせしめダミー電極12に接続
し、その接続操作を繰り返し全チップエレメント５につ
いてワイヤ７の接続が完了する。
〔発明の効果〕
以上説明したように本発明によれば、各チップエレメ
ントの電源電極にダミー電極を設けたことによって、電
源電極を接続するボンディングワイヤは、不良チップエ
レメントを経由可能となり、障害要因となるロングワイ
ヤをなくすと共に、連続する不良チップエレメントより
先方の良品チップエレメントを使用可能、即ち良品チッ
プエレメントの全てを使用可能とし、効率よく大容量の
ウエーハスケールLSIを提供できるようにした効果を有
する。
【図面の簡単な説明】
第１図は本発明の一実施例によるウエーハスケールLS
I、 第２図は第１図に示すチップエレメントの拡大模式平面
図、 第３図は本発明に係わるスティッチワイヤボンディング
の流れ図、 第４図は従来のウエーハスケールLSI、 を示す。 図中において、 ２はプリント配線板、 ４はウエーハ、 ５はチップエレメント、 ６は電源電極、 ７はボンディングワイヤ、 11はウエーハスケールLSI、 12はダミー電極、 を示す。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】ウエーハ（４）上に形成された多数のチッ
    プエレメント（５）内に形成された各電源電極（６）
    と、独立に形成されたダミー電極（12）とを具え、 隣接する該チップエレメント（５）の該電源電極（６）
    間を接続するボンディングワイヤ（７）が、該ワイヤ
    （７）の接続に先立つ特性試験で電源系に不良の検出さ
    れた不良チップエレメントにおいて、該ダミー電極（1
    2）に接続してなることを特徴とするウエーハスケールL
    SI。
  2. 【請求項２】前記ダミー電極（12）が前記電源電極
    （６）に対し前記ワイヤ（７）のボンダの移動方向に形
    成してなることを特徴とする前記請求項１記載のウエー
    ハスケールLSI。
JP1157917A 1989-06-20 1989-06-20 ウエーハスケールｌｓｉ Expired - Lifetime JP2697150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1157917A JP2697150B2 (ja) 1989-06-20 1989-06-20 ウエーハスケールｌｓｉ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1157917A JP2697150B2 (ja) 1989-06-20 1989-06-20 ウエーハスケールｌｓｉ

Publications (2)

Publication Number Publication Date
JPH0322550A JPH0322550A (ja) 1991-01-30
JP2697150B2 true JP2697150B2 (ja) 1998-01-14

Family

ID=15660284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1157917A Expired - Lifetime JP2697150B2 (ja) 1989-06-20 1989-06-20 ウエーハスケールｌｓｉ

Country Status (1)

Country Link
JP (1) JP2697150B2 (ja)

Also Published As

Publication number Publication date
JPH0322550A (ja) 1991-01-30

Similar Documents

Publication Publication Date Title
US5229960A (en) Solid state memory modules and memory devices including such modules
US6008538A (en) Method and apparatus providing redundancy for fabricating highly reliable memory modules
US6788560B2 (en) Semiconductor device and process for manufacturing the same
US6303948B1 (en) Pad layout and lead layout in semiconductor device
JP2002074985A (ja) メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ
US5898225A (en) Lead frame bonding power distribution systems
JPS63306633A (ja) フイルムキヤリア
KR100291130B1 (ko) 둘이상의본딩옵션패드를갖는반도체장치
JP2697150B2 (ja) ウエーハスケールｌｓｉ
JPH01144664A (ja) 半導体メモリ用集積回路装置
JP2682160B2 (ja) ワイヤボンディング方法
JP2920750B2 (ja) エリアアレイ半導体装置及びプリント基板
JPH06350025A (ja) 半導体装置
JP2898396B2 (ja) メモリ・アレイ
JPS5850028B2 (ja) 半導体装置
JPH05226398A (ja) 集積回路モジュール
JP2533810B2 (ja) 半導体装置
JPH0661297A (ja) 半導体装置
JP3182943B2 (ja) ハイブリッドｉｃ
JPH04107846A (ja) 半導体装置
JPS60200537A (ja) テスト専用端子付半導体装置
JPH07183320A (ja) ボンディングワイヤ接続構造及びボンディングワイヤ接続方法
JPH0964274A (ja) 電子機器及びそれに搭載された不良ｃｏｂ型半導体装置の代替救済方法
JPH05259209A (ja) 半導体チップと配線基板との接続方法
KR20050011393A (ko) 다기능 패드를 갖는 반도체 메모리 장치 및 다기능 패드배치방법