JPH0414854A - 半導体装置及びウェハ - Google Patents

半導体装置及びウェハ

Info

Publication number
JPH0414854A
JPH0414854A JP2118425A JP11842590A JPH0414854A JP H0414854 A JPH0414854 A JP H0414854A JP 2118425 A JP2118425 A JP 2118425A JP 11842590 A JP11842590 A JP 11842590A JP H0414854 A JPH0414854 A JP H0414854A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
mounting section
semiconductor device
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2118425A
Other languages
English (en)
Other versions
JP2946631B2 (ja
Inventor
Kazumitsu Tonai
渡内 一光
Tadahiro Nakamichi
中道 忠弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2118425A priority Critical patent/JP2946631B2/ja
Publication of JPH0414854A publication Critical patent/JPH0414854A/ja
Application granted granted Critical
Publication of JP2946631B2 publication Critical patent/JP2946631B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造技術に関し、特に、薄型の
半導体装置に利用して有効な技術に関する。
[従来の技術」 従来の技術としては、第2図に示す様なものがある。第
2図は、従来の半導体装置を示す、概略断面図である。
図において、1は半導体装置を示し、後述する載置部に
半導体素子を載置し、半導体素子の端子と、リードとを
金属細線としてのワイヤにより結像した後、樹脂により
封止した状態のものである。2は、載置部であり、四方
形の板状物で、後述する半導体素子が載置される部分で
ある。5は、貫通口であり、前記載置部2に設けられ、
載置部を貫通している。4は、半導体素子であり、半導
体装置の心臓部となるもので、図示しない接着剤により
、載置部2に載置されている5は、ワイヤであり、金属
細線で、前記半導体素子4の図示しない電極と、後述す
るリードとの導通をとる為のものである。6は、リード
であり、半導体装置1の内部とその外部との導通をとる
為のものである。7は樹脂であり、前記半導体素子勢等
を覆い、それらを保護する為のもので、前記貫通口3に
入り込んでいる。
上述した構成によれば、貫通口3に樹脂7カー入り込ん
でいる為、貫通口3の深さ分だげ樹脂7が載置部2に接
する面積が太き(なり、載置部2の裏面(半導体素子4
が載置される面と対向する面)と樹脂7の密着性が増し
、それらの間にすき間が発生することを低減できるもの
である。
[発明が解決しようとする課題] 本発明者は、上述した従来技術に類似した構造の半導体
装置を組み立てたところ、以下に示すような問題がある
ことを見い出した。
すなわち、貫通口に樹脂が入り込んで一為るものの、貫
通孔の深さ分だけ、樹脂と接する面積力を増加したこと
による密着性の向上であり、貫通孔の板厚方向の断面が
、載置部裏面と、樹脂とを引きはがそうとする方向に平
行したかたちになって(・る為、樹脂と載置部裏面の密
着性向上としてレエ、大きな効果は得られないという問
題である。この事により、半導体装置の製造後、その半
導体装置を長時間通常の生活環境で保管した場合など、
空気碌の水分等が内部に侵入し、図示しない載置部を支
持するリードと樹脂の間を通って、載置部裏面にまで入
り込んでしまう。その後、その半導体装置は、基板に実
装する際の半田付などによる熱が加わると、水分が蒸気
化し、載置部裏面と樹脂の間(すき間)に圧力が加わっ
て破壊に至るケースが生じた。
本発明の目的は、半導体素子の載置部の裏面と、樹脂と
の密着性を向上し、それらの間にすき間が生じに(い半
導体装置の製造技術を提供することにある。
本発明のその他の目的は、半導体装置内部に水分等が入
りに(い半導体装置の製造技術を提供することにある。
[課題を解決するための手段] 本発明は、上記課題を解決する為になされたものであり
、半導体素子が載置される載置部を貫通し、半導体素子
と載置部の間に樹脂が入り込むことを特鍛とする。
また半導体素子の載置部に載置される面に、四部が形成
されていることを特徴とする。
[作用] 上述した構成によれば、樹脂は、半導体素子の裏面に設
けられた凹部に入り込むと共に、半導体素子と、載置部
の間に入り込むことになり、載置部裏面と、樹脂とを引
きはがそうとする力は載置部の表面にまで及びその力は
分数される。それゆえ、載置部に貫通口を設けただけの
ものに比べ、樹脂と載置部裏面の密着性が向上するもの
である[実施例コ 第1図は、本発明の一実施例である半導体装置の、概略
断面図である。
図において、8は本発明の一実施例である半導体装置を
示す。9は載置部であり、四方形の板状物で、後述する
半導体素子が載置される部分である。10は貫通口であ
り、前記載置部2の中心に設けられ、載置部を貫通し、
平面方向から見ると円形になっているものである。11
は半導体素子であり、半導体装置の心臓部となるもので
、図示しない接着剤により、載置部9に載置されている
12は凹部であり、前記半導体素子の裏面(載置部9に
載置される面)に、その断面が円弧状に削られた部分で
ある。この凹部12は、載置部9に接する面の四部の開
口・面積が、載置部9の貫通口10の、前記開口面噴に
平行した面積よりも太き(なっている。13はワイヤで
あり、金属細線で前記半導体素子11の図示しない電極
と、後述するリードとの電気的導通をとる為のものであ
る14は;リードであり、半導体装置8の内部と、その
外部との導通をとる為のものである。15は樹脂であり
、前記半導体素子11等を覆い、それらを保護する為の
もので、前記貫通口10及び凹部12に入り込んでいる
。この事により、半導体素子11及び載置物90間に、
樹脂が入り込むことになる。
第3図は、本発明の一実施例である半導体装置において
、半導体素子の裏面に凹部を形成する例を示す、ウェハ
裏面の概略斜視図である。
図において16は、ウェハを示し、裏面を斜視した状態
である。17は半導体素子を示し、ウェハ16に、行1
列方向に整然と形成されている。
18は溝であり、断面が8字状で、本発明の一実施例で
ある半導体装置の、半導体素子裏面の凹部となるもので
ある。この溝は、例えば円錐形状の先端を丸(した金属
等にフェルトを巻き付け、研摩剤をつけて磨(パフ加工
によって設けられるものであり、半導体素子17の中心
を通り、図中、列方向に連続して形成されている。この
溝の、長手方向に直交する方向の幅は、前記載置部9の
貫通口10の直径よりも大きくなってい・る。19は四
部であり、半導体素子の裏面に設けられる凹部の他の例
である。この凹部19は、球面を削り込んだ形状であり
、平面方向の直径は、前記載置部9の貫通口10の直径
よりも大きくなっている。
ところで、本実施例では半導体素子の裏面に形成される
凹部の平面方向の面積は、載置7部の貫通口の平面方向
の面積よりも大きくなるようKしているが、必ずしもそ
の必要はな(、半導体素子とその載置部との間に、樹脂
が入り込める形状であればよい。
以下、上述した構成の本発明の一実施例について、その
作用を説明する。
第3図において、半導体素子17が分割される前のウェ
ハ16の状態で、溝18をパフ研摩等により形成してい
る(凹部19は、溝18とは異なる他の形成例である)
。この様なウェハ16を、図示しないダイシング装置等
を用いて、所定のサイズに分割する。その後、第1図に
示すように、図示しないグイボンダー、ワ、イヤボンダ
ーを用い、図示しない接着剤により半導体素子11を、
載置部9に載置し、ワイヤ16により、半導体素子11
の図示しない電極とリード14が結ばれる。
次いで、図示しない樹脂封止装置を用い、樹脂15によ
り、半導体素子11等が覆われる。
このようにして得られた半導体装置8においては、樹脂
15が載置部9の貫通口10等を通って半導体素子11
の凹部12、さらには、半導体素子11と、載置部9の
間にも入り込んでいる。それゆえ、樹脂15が載置部9
をその中心部分で挾んだかた。ちになる為、従来例のよ
5に、−に載置部と板厚方向で接するものに比べ、載置
部9の裏面(半導体素子が載置される面と対向する面)
と、樹脂15を引きはがそうとする力は、載置部9の表
面(半導体素子が載置される面)にまで及ぶ事になりそ
の力は分散される。この事により、載置部裏面と樹脂と
の密着性が向上し、それらの間にすき間が生ずることを
低減できるものである。
尚、本実施例では、半導体素子裏面に凹部、載置部には
貫通口を設けているが1貫通口がない場合でも、第3図
における溝18のような連続した溝を設ければ、半導体
素子と載置部の間に樹脂が入り込む事ができ、樹脂は、
載置部をその中心部分で挾む事になり、同様に密着性が
向上できるものである。
[発明の効果コ (1) 半導体素子が載置される載置部に貫通口を設け
、その貫通口を通って、前記半導体素子と、載置部の間
に樹脂が入り込む構造にすることにより、載置部裏面と
樹脂間を引きはがそうとする力は、載置部表面にまで及
ぶことになり、その力は分散されることになる。それゆ
え、載置部裏面と樹脂間は、半導体素子と載置部の間に
樹脂が入らないものに比べ、引きはがしに((なり、密
着性が向上できるという効果が得られる。
(2)  (1)から、載置部裏面と、樹脂間の密着性
が向上する為、それらの間にすき間が出きることを低減
できる。それゆえ、載置部裏面と樹脂間に、水分等が侵
入することを低減し、半導体装置の実装等における熱が
加わった場合でも、水分等が蒸発する事による半導体装
置の破壊を低減できるという効果が得られる。
i)  (1)から、載置部裏面と、樹脂間の密着性が
向上する為、樹脂の厚さを薄(した場合でも、それらの
間にすき間ができることを低減できる。それゆえ、半導
体装置の樹脂厚を薄型化し小型化しても、実装時等にお
ける信頼性が高い半導体装置を得ることができるという
効果が得られる。
8−−−−−−溝 以上
【図面の簡単な説明】
第1図は、本発明の一実施例である半導体装置の、概略
断面図。 第2図は、従来の半導体装置を示す概略断面図第5図は
、ウェハ裏面の概略斜視図である。 1 、8−・・・・・・・・半導体装置2.9・・・・
・・−載置部 5.10−・−・貫通口 4 、11 、17 ・−一・半導体素子5 、15−
−−−−ワイヤ 6 、14−・−・・リード 7.15−一樹 脂 12・・・−・−一・凹 部 16・−一・・・・・・・ウェハ 出願人  セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部(他1名)り・−栽−$ 70・−”t&。 ツノ   チ4s4子 ?1.戴遁苛 3・−SF’、i 。 令・・チ本≠影士 %20

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子を載置すべき載置部に、半導体素子を
    載置し、樹脂により封止されてなる、半導体装置であっ
    て、載置部を貫通し、半導体素子と載置部の間に樹脂が
    入り込んでいることを特徴とする半導体装置。
  2. (2)前記半導体素子の、載置部に載置される面に、凹
    部が形成されていることを特徴とする請求項1記載の半
    導体装置。
JP2118425A 1990-05-08 1990-05-08 半導体装置及びウェハ Expired - Fee Related JP2946631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2118425A JP2946631B2 (ja) 1990-05-08 1990-05-08 半導体装置及びウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2118425A JP2946631B2 (ja) 1990-05-08 1990-05-08 半導体装置及びウェハ

Publications (2)

Publication Number Publication Date
JPH0414854A true JPH0414854A (ja) 1992-01-20
JP2946631B2 JP2946631B2 (ja) 1999-09-06

Family

ID=14736328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2118425A Expired - Fee Related JP2946631B2 (ja) 1990-05-08 1990-05-08 半導体装置及びウェハ

Country Status (1)

Country Link
JP (1) JP2946631B2 (ja)

Also Published As

Publication number Publication date
JP2946631B2 (ja) 1999-09-06

Similar Documents

Publication Publication Date Title
KR101541054B1 (ko) 반도체 장치 및 그 제조 방법
JP2003086750A (ja) 電子部品の製造方法
US9698068B2 (en) Electronic device
JP2007507080A (ja) 電力半導体モジュールの中の接触構造のための圧力接触バネ
JPH0414854A (ja) 半導体装置及びウェハ
JP2005129844A (ja) 半導体チップ、半導体装置、回路基板及び電子機器
JP4094859B2 (ja) レーザダイオード装置及びその実装装置
JPH10501656A (ja) 半導体デバイス及びその量産方法
JPS6352461A (ja) 半導体装置
JP2007281182A (ja) 樹脂封止型半導体装置
JP2782870B2 (ja) リードフレーム
JP3696360B2 (ja) 半導体装置
JPH01257361A (ja) 樹脂封止型半導体装置
JPH0428241A (ja) 半導体装置の製造方法
JPH0658796B2 (ja) 薄型電池の実装構造
JPH0448769A (ja) 半導体装置
JPS62296541A (ja) 樹脂封止型半導体装置
JPH1197580A (ja) 半導体装置および集積半導体装置
JP2521693B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006253374A (ja) 樹脂封止型半導体装置
JP2774635B2 (ja) フィルムキャリャ及び半導体装置
JPS6254500A (ja) ワイヤ接続方法
JPS63107147A (ja) 半導体装置
JPH03149893A (ja) 半導体装置
JPS61264734A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees