JP2946631B2 - 半導体装置及びウェハ - Google Patents

半導体装置及びウェハ

Info

Publication number
JP2946631B2
JP2946631B2 JP2118425A JP11842590A JP2946631B2 JP 2946631 B2 JP2946631 B2 JP 2946631B2 JP 2118425 A JP2118425 A JP 2118425A JP 11842590 A JP11842590 A JP 11842590A JP 2946631 B2 JP2946631 B2 JP 2946631B2
Authority
JP
Japan
Prior art keywords
semiconductor element
mounting portion
resin
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2118425A
Other languages
English (en)
Other versions
JPH0414854A (ja
Inventor
一光 渡内
忠弘 中道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2118425A priority Critical patent/JP2946631B2/ja
Publication of JPH0414854A publication Critical patent/JPH0414854A/ja
Application granted granted Critical
Publication of JP2946631B2 publication Critical patent/JP2946631B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置及びウエハに関し、特に、薄型
の半導体装置に利用して有効な技術に関する。
[従来の技術] 従来の技術としては、第2図に示す様なものがある。
第2図は、従来の半導体装置を示す、概略断面図であ
る。図において、1は半導体装置を示し、後述する載置
部に半導体素子を載置し、半導体素子の端子と、リード
とを金属細線としてのワイヤにより結像した後、樹脂に
より封止した状態のものである。2は、載置部であり、
四方形の板状物で、後述する半導体素子が載置される部
分である。3は、貫通口であり、前記載置部2に設けら
れ、載置部を貫通している。4は、半導体素子であり、
半導体装置の心臓部となるもので、図示しない接着剤に
より、載置部2に載置されている。5は、ワイヤであ
り、金属細線で、前記半導体素子4の図示しない電極
と、後述するリードとの導通をとる為のものである。6
は、リードであり、半導体装置1の内部とその外部との
導通をとる為のものである。7は樹脂であり、前記半導
体素子勢等を覆い、それらを保護する為のもので、前記
貫通口3に入り込んでいる。
上述した構成によれば、貫通口3に樹脂7が入り込ん
でいる為、貫通口3の深さ分だけ樹脂7が載置部2に接
する面積が大きくなり、載置部2の裏面(半導体素子4
が載置される面と対向する面)と樹脂7の密着性が増
し、それらの間にすき間が発生することを低減できるも
のである。
[発明が解決しようとする課題] 本発明者は、上述した従来技術に類似した構造の半導
体装置を組み立てたところ、以下に示すような問題があ
ることを見い出した。
すなわち、貫通口に樹脂が入り込んでいるものの、貫
通孔の深さ分だけ、樹脂と接する面積が増加したことに
よる密着性の向上であり、貫通孔の板厚方向の断面が、
載置部裏面と、樹脂とを引きはがそうとする方向に平行
したかたちになっている為、樹脂と載置部裏面の密着性
向上としては、大きな効果は得られないという問題であ
る。この事により、半導体装置の製造後、その半導体装
置を長時間通常の生活環境で保管した場合など、空気録
の水分等が内部に侵入し、図示しない載置部を支持する
リードと樹脂の間を通って、載置部裏面にまで入り込ん
でしまう。その後、その半導体装置は、基板に実装する
際の半田付などによる熱が加わると、水分が蒸気化し、
載置部裏面と樹脂の間(すき間)に圧力が加わって破壊
に至るケースが生じた。
本発明の目的は、半導体装置内部において半導体素子
と樹脂との密着性を向上させることにある。また特に半
導体素子の載置部を有する場合には、載置部の裏面と樹
脂との密着性も向上させることにある。更には各構成要
素間の密着性をあげることで隙間が生じにくい半導体装
置を提供することにある。
本発明のその他の目的は、半導体装置内部に水分等が
入りにくい半導体装置の製造技術を提供することにあ
る。
[課題を解決するための手段] 本発明に係る半導体装置は、半導体素子と、前記半導
体素子が搭載された載置部と、が封止された樹脂と、を
有する半導体装置であって、前記載置部には貫通口が形
成されるとともに、前記半導体素子の前記載置部に搭載
された面には前記貫通口よりも開口面積の広い凹部が形
成され、前記凹部が前記貫通口を含むように前記半導体
素子が配置され、前記樹脂は、前記半導体素子の凹部と
前記載置部とにより形成された間隙を含んで位置してな
ることを特徴とする。
また上記構成に加えて、前記凹部の平面方向における
直径は、前記貫通口の直径よりも大きく形成されてなる
ことを特徴とする。
もしくは前記凹部は、前記半導体素子の一方から他方
まで連続形成されたものからなることを特徴とする。
一方、本発明に係る他の半導体装置としては、半導体
素子と、前記半導体素子が搭載された載置部と、が封止
された樹脂と、を有する半導体装置であって、 前記半導体素子の前記載置部に搭載された面には一方
から他方まで連続形成された凹部が形成され、前記樹脂
は、前記半導体素子の凹部と前記載置部とにより形成さ
れた間隙を含んで位置してなることを特徴とする。
更に一方で、本発明に係るウエハは、上記記載の半導
体装置に用いられる半導体素子を形成するウエハであっ
て、複数の前記半導体素子がマトリックス状に一体形成
されてなるとともに、それぞれの前記半導体素子に凹部
が形成されてなることを特徴とする。
更に上記構成に加えて、前記凹部は連続した複数の前
記半導体素子を貫通させた断面がU字状の溝形状にて形
成されてなることを特徴とする。
[作用] 上述した構成によれば、樹脂は半導体素子の凹部に入
り込むため樹脂との密着強度が高まる。また特に凹部は
半導体素子の電極形成面に相対向する面に形成するの
で、回路形成面には影響を与えることなく、樹脂との密
着強度を向上させる構造を提供できる。なお、半導体素
子を載置する載置部を更に有し、載置部には貫通孔が形
成されると共に貫通孔と凹部とが重なるように配置され
れば、樹脂は半導体素子の裏面に設けられた凹部に入り
込むと共に、半導体素子と載置部との間にも入り込むこ
とになり、載置部裏面と樹脂とを引き剥がそうとする力
は載置部の表面側(半導体素子載置側)にまで及びその
力は分散される。それゆえ、載置部に貫通孔を設けたも
のに比べ、樹脂と載置部裏面の密着強度が向上する。な
お、半導体素子の前記凹部の開口面積は、前記載置部の
貫通孔の平面積よりも大きく形成されて、前記貫通孔の
開口領域は前記凹部の開口領域内に完全に含まれるよう
にすれば、半導体素子と載置部との間にミスマッチ領域
が存在し、その領域にも樹脂が充填されることでより、
密着強度を高めることができる。
また、複数の半導体素子がマトリックス状に一体形成
されたウエハであって、ウエハ段階においてそれぞれの
半導体素子に凹部が形成されてなるため、凹部を一括形
成できるため、簡易に提供できる。特に、凹部は連続し
た複数の半導体素子を貫通させた断面がU字状の溝形状
にて形成すれば、更に一括して形成できる。
[実施例] 第1図は、本発明の一実施例である半導体装置の、概
略断面図である。
図において、8は本発明の一実施例である半導体装置
を示す。9は載置部であり、四方形の板状物で、後述す
る半導体素子が載置される部分である。10は貫通口であ
り、前記載置部2の中心に設けられ、載置部を貫通し、
平面方向から見ると円形になっているものである。11は
半導体素子であり、半導体装置の心臓部となるもので、
図示しない接着剤により、載置部9に載置されている。
12は凹部であり、前記半導体素子の裏面(載置部9に載
置される面)に、その断面が円弧状に削られた部分であ
る。この凹部12は、載置部9に接する面の凹部の開口面
積が、載置部9の貫通口10の、前記開口面積に平行した
面積よりも大きくなっている。13はワイヤであり、金属
細線で前記半導体素子11の図示しない電極と、後述する
リードとの電気的導通をとる為のものである。14は、リ
ードであり、半導体装置8の内部と、その外部との導通
をとる為のものである。15は樹脂であり、前記半導体素
子11等を覆い、それらを保護する為のもので、前記貫通
口10及び凹部12に入り込んでいる。この事により、半導
体素子11及び載置物9の間に、樹脂が入り込むことにな
る。
第3図は、本発明の一実施例である半導体装置におい
て、半導体素子の裏面に凹部を形成する例を示す、ウエ
ハ裏面の概略斜視図である。
図において16は、ウエハを示し、裏面を斜視した状態
である。17は半導体素子を示し、ウエハ16に、行,列方
向に整然と形成されている。18は溝であり、断面がU字
状で、本発明の一実施例である半導体装置の、半導体素
子裏面の凹部となるものである。この溝は、例えば円錐
形状の先端を丸くした金属等にウェルトを巻き付け、研
摩剤をつけて磨くバフ加工によって設けられるものであ
り、半導体素子17の中心を通り、図中、列方向に連続し
て形成されている。この溝の、長手方向に直交する方向
の幅は、前記載置部9の貫通口10の直径よりも大きくな
っている。19は凹部であり、半導体素子の裏面に設けら
れる凹部の他の例である。この凹部19は、球面を削り込
んだ形状であり、平面方向の直径は、前記載置部9の貫
通口10の直径よりも大きくなっている。
ところで、本実施例では半導体素子の裏面に形成され
る凹部の平面方向の面積は、載置部の貫通口の平面方向
の面積よりも大きくなるようにしているが、必ずしもそ
の必要はなく、半導体素子とその載置部との間に、樹脂
が入り込める形状であればよい。
以下、上述した構成の本発明の一実施例について、そ
の作用を説明する。
第3図において、半導体素子17が分割される前のウエ
ハ16の状態で、溝18をバフ研摩等により形成している
(凹部19は、溝18とは異なる他の形成例である)。この
様なウエハ16を、図示しないダイシング装置等を用い
て、所定のサイズに分割する。その後、第1図に示すよ
うに、図示しないダイボンダー,ワイヤボンダーを用
い、図示しない接着剤により半導体素子11を、載置部9
に載置し、ワイヤ13により、半導体素子11の図示しない
電極とリード14が結ばれる。次いで、図示しない樹脂封
止装置を用い、樹脂15により、半導体素子11等が覆われ
る。
このようにして得られた半導体装置8においては、樹
脂15が載置部9の貫通口10等を通って半導体素子11の凹
部12、さらには、半導体素子11と、載置部9の間にも入
り込んでいる。それゆえ、樹脂15が載置部9をその中心
部分で挾んだかたちになる為、従来例のように、単に載
置部と板厚方向で接するものに比べ、載置部9の裏面
(半導体素子が載置される面と対向する面)と、樹脂15
を引きはがそうとする力は、載置部9の表面(半導体素
子が載置される面)にまで及ぶ事になりその力は分散さ
れる。この事により、載置部裏面と樹脂との密着性が向
上し、それらの間にすき間が生ずることを低減できるも
のである。
尚、本実施例では、半導体素子裏面に凹部、載置部に
は貫通口を設けているが、貫通口がない場合でも、第3
図における溝18のような連続した溝を設ければ、半導体
素子と載置部の間に樹脂が入り込む事ができ、樹脂は、
載置部をその中心部分で挾む事になり、同様に密着性が
向上できるものである。
以上説明したように、半導体素子が載置される載置部
がある場合には、載置部に貫通孔を設けその貫通孔を通
って半導体素子と載置部との間に樹脂が入り込める構造
にすることにより、載置部裏面と樹脂間を引き剥がそう
とする力は載置部表面にまで及ぶことになり、その力は
分散されることになる。それゆえ、載置部裏面と樹脂間
は、半導体素子と載置部との間に樹脂が入らないものに
比べ引き剥がしにくくなり、密着性が向上できるという
効果が得られる。
また載置部裏面と樹脂との間において密着性が向上す
るため、それらの間に隙間ができることを低減できる。
それゆえ、載置部裏面と樹脂との間に水分等が侵入する
ことを低減し、半導体装置の実装等における熱が加わっ
た場合でも、水分等が蒸発する事による半導体装置の破
壊を低減できる。
また載置部裏面と樹脂との間において密着性が向上す
るため、樹脂の厚さを薄くした場合にも、それらの間に
隙間ができることを低減できる。それゆえ、半導体装置
の樹脂厚を薄型化し小型化しても、実装自答における信
頼性が高い半導体装置が得られる。
[発明の効果] 本発明に係る半導体装置は、半導体素子全体を樹脂封
止してなる半導体装置であって、半導体素子は表面に凹
部が形成されているため、この凹部に樹脂が入り込むた
め樹脂との密着強度が高まる。
また、半導体素子を載置する載置部を更に有し、載置
部には貫通孔が形成されると共に貫通孔と凹部とが重な
るように配置されれば、樹脂は半導体素子の裏面に設け
られた凹部に入り込むと共に、半導体素子と載置部との
間にも入り込むことになり、載置部裏面と樹脂とを引き
剥がそうとする力は載置部の表面側(半導体素子載置
側)にまで及びその力は分散される。それゆえ、載置部
に貫通孔を設けたものに比べ、樹脂と載置部裏面の密着
強度が向上する。
また、半導体素子の凹部の開口面積は、載置部の貫通
孔の平面積よりも大きく形成されて、貫通孔の開口領域
は凹部の開口領域内に完全に含まれるようにすれば、半
導体素子と載置部との間にミスマッチ領域が存在し、そ
の領域にも樹脂が充填されることでより、密着強度を高
めることができる。
また、複数の半導体素子がマトリックス状に一体形成
されたウエハであって、ウエハ段階においてそれぞれの
半導体素子に凹部が形成されてなるため、凹部を一括形
成できるため、簡易に提供できる。特に、凹部は連続し
た複数の半導体素子を貫通させた断面がU字状の溝形状
にて形成すれば、更に一括して形成できる。
【図面の簡単な説明】
第1図は、本発明の一実施例である半導体装置の、概略
断面図。 第2図は、従来の半導体装置を示す概略断面図。 第3図は、ウエハ裏面の概略斜視図である。 1,8……半導体装置 2,9……載置部 3,10……貫通口 4,11,17……半導体素子 5,13……ワイヤ 6,14……リード 7,15……樹脂 12……凹部 16……ウエハ 18……溝
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−27350(JP,A) 特開 平1−270216(JP,A) 特開 平2−56950(JP,A) 特開 昭58−98914(JP,A) 特開 昭63−76451(JP,A) 特開 昭63−261712(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 23/28 - 23/30 H01L 21/56 H01L 23/00 - 23/10

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子と、前記半導体素子が搭載され
    た載置部と、が封止された樹脂と、を有する半導体装置
    であって、 前記載置部には貫通口が形成されるとともに、前記半導
    体素子の前記載置部に搭載された面には前記貫通口より
    も開口面積の広い凹部が形成され、前記凹部が前記貫通
    口を含むように前記半導体素子が配置され、 前記樹脂は、前記半導体素子の凹部と前記載置部とによ
    り形成された間隙を含んで位置してなることを特徴とす
    る半導体装置。
  2. 【請求項2】前記凹部の平面方向における直径は、前記
    貫通口の直径よりも大きく形成されてなることを特徴と
    する請求項1記載の半導体装置。
  3. 【請求項3】前記凹部は、前記半導体素子の一方から他
    方まで連続形成されたものからなることを特徴とする請
    求項1記載の半導体装置。
  4. 【請求項4】半導体素子と、前記半導体素子が搭載され
    た載置部と、が封止された樹脂と、を有する半導体装置
    であって、 前記半導体素子の前記載置部に搭載された面には一方か
    ら他方まで連続形成された凹部が形成され、 前記樹脂は、前記半導体素子の凹部と前記載置部とによ
    り形成された間隙を含んで位置してなることを特徴とす
    る半導体装置。
  5. 【請求項5】請求項1記載の半導体装置に用いられる半
    導体素子を形成するウエハであって、 複数の前記半導体素子がマトリックス状に一体形成され
    てなるとともに、それぞれの前記半導体素子に凹部が形
    成されてなることを特徴とするウエハ。
  6. 【請求項6】前記凹部は連続した複数の前記半導体素子
    を貫通させた断面がU字状の溝形状にて形成されてなる
    ことを特徴とする請求項5記載のウエハ。
JP2118425A 1990-05-08 1990-05-08 半導体装置及びウェハ Expired - Fee Related JP2946631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2118425A JP2946631B2 (ja) 1990-05-08 1990-05-08 半導体装置及びウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2118425A JP2946631B2 (ja) 1990-05-08 1990-05-08 半導体装置及びウェハ

Publications (2)

Publication Number Publication Date
JPH0414854A JPH0414854A (ja) 1992-01-20
JP2946631B2 true JP2946631B2 (ja) 1999-09-06

Family

ID=14736328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2118425A Expired - Fee Related JP2946631B2 (ja) 1990-05-08 1990-05-08 半導体装置及びウェハ

Country Status (1)

Country Link
JP (1) JP2946631B2 (ja)

Also Published As

Publication number Publication date
JPH0414854A (ja) 1992-01-20

Similar Documents

Publication Publication Date Title
JP3062691B1 (ja) 半導体装置
US5844306A (en) Die pad structure for solder bonding
US5237202A (en) Lead frame and semiconductor device using same
JPH0653390A (ja) 半導体装置及びその製造方法
WO1999013571A1 (en) Shielded surface acoustical wave package
US5291060A (en) Lead frame and semiconductor device using same
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
KR960039305A (ko) 반도체 장치 및 그 제조 방법
US6465876B1 (en) Semiconductor device and lead frame therefor
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
JP3129169B2 (ja) 半導体装置及びその製造方法
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2946631B2 (ja) 半導体装置及びウェハ
JP3394480B2 (ja) 半導体装置
JP3173328B2 (ja) 半導体装置用リードフレーム
JP3855941B2 (ja) 凸型ヒートシンク付き半導体装置の製造方法
JPH09283661A (ja) 樹脂封止型半導体装置
JP2000150756A (ja) 樹脂封止型半導体装置及びリードフレーム
JP3153185B2 (ja) 半導体装置
JP3013611B2 (ja) 半導体装置の製造方法
JPH09326463A (ja) 樹脂封止型半導体装置
JP2622988B2 (ja) 半導体装置
JPH0555430A (ja) リードフレームとそれを用いた樹脂封止型半導体装置
JPH07249708A (ja) 半導体装置及びその実装構造
JP2679197B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees