JPH04141793A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH04141793A JPH04141793A JP2265469A JP26546990A JPH04141793A JP H04141793 A JPH04141793 A JP H04141793A JP 2265469 A JP2265469 A JP 2265469A JP 26546990 A JP26546990 A JP 26546990A JP H04141793 A JPH04141793 A JP H04141793A
- Authority
- JP
- Japan
- Prior art keywords
- monitoring timer
- cpu
- signal
- runaway
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 51
- 230000005540 biological transmission Effects 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101150065817 ROM2 gene Proteins 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Credit Cards Or The Like (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＰＵの暴走を監視する監視タイマを備えて
いるＩＣカードに関するものである。
いるＩＣカードに関するものである。
第３図はこの種の従来のＩＣカードの回路を示すブロッ
ク図である。ＩＣカード２０は、ＣＰＵ１．プログラム
を格納するＲＯＭ２．データを格納するＲＡＭ ３゜入
出力を制御する入出力制御回路４＋ｉｉ波を送受信する
アンテナ５９回路各部に給電する電池６゜信号を転送す
るバス８．デジタル信号をアナログ信号に、またアナロ
グ信号をデジタル信号に変復調する変復調回路９及びＣ
ＰＵ １の暴走を監視する監視タイマ１２を内蔵してい
る。監視タイマ１２は例えばアップカウンタからなって
いる。ＣＰＵ １ 、ＲＯＭ２ 。
ク図である。ＩＣカード２０は、ＣＰＵ１．プログラム
を格納するＲＯＭ２．データを格納するＲＡＭ ３゜入
出力を制御する入出力制御回路４＋ｉｉ波を送受信する
アンテナ５９回路各部に給電する電池６゜信号を転送す
るバス８．デジタル信号をアナログ信号に、またアナロ
グ信号をデジタル信号に変復調する変復調回路９及びＣ
ＰＵ １の暴走を監視する監視タイマ１２を内蔵してい
る。監視タイマ１２は例えばアップカウンタからなって
いる。ＣＰＵ １ 、ＲＯＭ２ 。
ＲＡＭ ３及び入出力制御回路４はバス８と接続されて
いる。入出力制御回路４と変復調回路９との間でデジタ
ル信号１０を転送でき、変復調回路９とアンテナ５との
間でアナログ信号１１を転送できるようにしている。
ＣＰＵ １から監視タイマ１２へ監視タイマ１２の始
動信号１４と、監視タイマ１２をリセットさせるリセッ
ト信号１５と、監視タイマ１２の動作を強制的に停止さ
せる停止信号１６とが与えられる。
いる。入出力制御回路４と変復調回路９との間でデジタ
ル信号１０を転送でき、変復調回路９とアンテナ５との
間でアナログ信号１１を転送できるようにしている。
ＣＰＵ １から監視タイマ１２へ監視タイマ１２の始
動信号１４と、監視タイマ１２をリセットさせるリセッ
ト信号１５と、監視タイマ１２の動作を強制的に停止さ
せる停止信号１６とが与えられる。
また監視タイマ１２からＣＰＩＩ ＩへＣＰＵ ｌを
リセットさせるリセット信号１７が与えられる。また変
復調回路９からアンテナ５で受信した送受信開始信号１
３がＣＰＵ １へ与えられる。
リセットさせるリセット信号１７が与えられる。また変
復調回路９からアンテナ５で受信した送受信開始信号１
３がＣＰＵ １へ与えられる。
次にこのＩＣカードの動作を、その動作手順を示す第４
図のフローチャートとともに説明する。
図のフローチャートとともに説明する。
ＩＣカード２０が、アンテナ５で電波７を受信して送受
信開始信号を受信すると（Ｓｌ）、その送受信開始信号
は変復調回路９へ入力されて復調された送受信開始信号
１３がＣＰＵ １へ与えられる。それによりＣＰＵ
１が始動しくＳ２）、ＣＰＵ １ばＲＯＭ ２に格納し
ている制御プログラムを読出して実行し、始動信号１４
を監視タイマ１２へ与えて監視タイマ１２が始動する（
Ｓ３）。始動した監視タイマ１２はカウントア・ンプ動
作して、ＣＰｔ１１からリセット信号１５が与えられる
と、カウント値をクリアし、ＣＰＵ １が暴走してリセ
ット信号１５が与えられずカウント値がオーバフローし
た場合は、リセット信号１７をｃｐｕ ｉへ与える動作
をする。始動したＣＰＬＩ １はまた、入出力制御回路
４により入出力を制御し、送信すべきデータを変復調回
路９−・入力して変調した後、アンテナ５に与えて−１
その電波７を送信する。また送信したデータに応答して
送信されてきた電波７を受信して、その受信データを用
いてＣＰ［Ｉ １はデータ処理Ａをする（Ｓ４）、監視
タイマ１２のカウント値がオーバフローしていない場合
（Ｓ５）、即ちＣＰＵｌが暴走していない場合は、続い
てＣＰＵ １によりデータを送受信してデータ処理Ｂを
する（Ｓ６）、そして監視タイマ１２０カウント値がオ
ーバフローしていない場合は（Ｓ７）、前記同様にデー
タを送受信してデータ処理Ｃをする（５Ｂ）、ここで監
視タイマ１２のカウント値がオーバフローしていない場
合は（Ｓ９）、データ処理を終了しく５１０）、データ
の送受信を終了し、ＣＰＵ ］は信号を受信する待機
状態になる（Ｓｌｌ）。
信開始信号を受信すると（Ｓｌ）、その送受信開始信号
は変復調回路９へ入力されて復調された送受信開始信号
１３がＣＰＵ １へ与えられる。それによりＣＰＵ
１が始動しくＳ２）、ＣＰＵ １ばＲＯＭ ２に格納し
ている制御プログラムを読出して実行し、始動信号１４
を監視タイマ１２へ与えて監視タイマ１２が始動する（
Ｓ３）。始動した監視タイマ１２はカウントア・ンプ動
作して、ＣＰｔ１１からリセット信号１５が与えられる
と、カウント値をクリアし、ＣＰＵ １が暴走してリセ
ット信号１５が与えられずカウント値がオーバフローし
た場合は、リセット信号１７をｃｐｕ ｉへ与える動作
をする。始動したＣＰＬＩ １はまた、入出力制御回路
４により入出力を制御し、送信すべきデータを変復調回
路９−・入力して変調した後、アンテナ５に与えて−１
その電波７を送信する。また送信したデータに応答して
送信されてきた電波７を受信して、その受信データを用
いてＣＰ［Ｉ １はデータ処理Ａをする（Ｓ４）、監視
タイマ１２のカウント値がオーバフローしていない場合
（Ｓ５）、即ちＣＰＵｌが暴走していない場合は、続い
てＣＰＵ １によりデータを送受信してデータ処理Ｂを
する（Ｓ６）、そして監視タイマ１２０カウント値がオ
ーバフローしていない場合は（Ｓ７）、前記同様にデー
タを送受信してデータ処理Ｃをする（５Ｂ）、ここで監
視タイマ１２のカウント値がオーバフローしていない場
合は（Ｓ９）、データ処理を終了しく５１０）、データ
の送受信を終了し、ＣＰＵ ］は信号を受信する待機
状態になる（Ｓｌｌ）。
なお、ステップ（Ｓ５） 、 （Ｓ？） 、 （Ｓ９）
のいずれかで、監視タイマ１２０カウント値がオーバフ
ローしている場合は、監視タイマ１２はリセット信号１
７をＣＰＵ１に与え、ＣＰＵ １をリセットして（Ｓ
１２） 、信号を受信する待機状態になる（Ｓｌｌ）。
のいずれかで、監視タイマ１２０カウント値がオーバフ
ローしている場合は、監視タイマ１２はリセット信号１
７をＣＰＵ１に与え、ＣＰＵ １をリセットして（Ｓ
１２） 、信号を受信する待機状態になる（Ｓｌｌ）。
一方、ＣＰＵ １が停止信号１６を監視タイマ１２に与
えると、監視タイマ１２の動作は停止する。
えると、監視タイマ１２の動作は停止する。
〔発明が解決しようとする課題］
従来のＩＣカードは、それに内蔵しているＣＰＵからの
リセット信号を監視タイマに与えて、監視タイマからの
リセット信号をＣＰＵに与えてＣＰＬＩをリセットする
ことによりＣＰＵの暴走を監視する。
リセット信号を監視タイマに与えて、監視タイマからの
リセット信号をＣＰＵに与えてＣＰＬＩをリセットする
ことによりＣＰＵの暴走を監視する。
しかし乍ら、監視タイマに与えるリセット信号を、ＲＯ
Ｍに予め書込んだプログラムの命令により制御するから
、例えばＣＰＩＪが暴走し、この監視タイマを制御する
プログラム部分を含んで周期的に暴走した場合には、実
際は暴走しているにも拘らず、見かけ上は監視タイマか
らＣＰＵヘリセット信号が周期的に与えられ、監視タイ
マのカウント値がリセットされるため、あたかもＣＰＵ
が正常に動作しているかの如くになり、ＣＰＵのこのよ
うな暴走に対しては全く無防備となっている。そして、
ＣＰＵの暴走が一旦発生すれば、ＩＣカード内の電池が
消耗するまで暴走を続けて、ＩＣカードが使用不能にな
るという問題がある。
Ｍに予め書込んだプログラムの命令により制御するから
、例えばＣＰＩＪが暴走し、この監視タイマを制御する
プログラム部分を含んで周期的に暴走した場合には、実
際は暴走しているにも拘らず、見かけ上は監視タイマか
らＣＰＵヘリセット信号が周期的に与えられ、監視タイ
マのカウント値がリセットされるため、あたかもＣＰＵ
が正常に動作しているかの如くになり、ＣＰＵのこのよ
うな暴走に対しては全く無防備となっている。そして、
ＣＰＵの暴走が一旦発生すれば、ＩＣカード内の電池が
消耗するまで暴走を続けて、ＩＣカードが使用不能にな
るという問題がある。
本発明は斯かる問題に鑑み、ＣＰＵが一旦暴走した後、
その暴走が継続することがないＩＣカードを提供するこ
とを目的とする。
その暴走が継続することがないＩＣカードを提供するこ
とを目的とする。
本発明に係るＩＣカードは、送受信を開始する信号によ
り、ｃｐｕの暴走を監視する監視タイマを始動させ、Ｃ
ＰＵが受信の待機状態にあるときに出力される待機信号
により監視タイマをリセットさせる構成にする。
り、ｃｐｕの暴走を監視する監視タイマを始動させ、Ｃ
ＰＵが受信の待機状態にあるときに出力される待機信号
により監視タイマをリセットさせる構成にする。
送受信開始信号により、ｃｐｕの暴走を監視する監視タ
イマが始動する。監視タイマは、そのカウント値がオー
バフローするとＣＰＵヘリセット信号を与えてＣＰＵを
リセットする。ＣＰＵが受信の待機状態にあるときの待
機信号により監視タイマをリセットする。一連のデータ
の送受信が終了し、カウント値がオーバフローしていな
ければ監視タイマをリセットし、オーバフローしていれ
ばＣＰＵ及び監視タイマをともにリセットする。
イマが始動する。監視タイマは、そのカウント値がオー
バフローするとＣＰＵヘリセット信号を与えてＣＰＵを
リセットする。ＣＰＵが受信の待機状態にあるときの待
機信号により監視タイマをリセットする。一連のデータ
の送受信が終了し、カウント値がオーバフローしていな
ければ監視タイマをリセットし、オーバフローしていれ
ばＣＰＵ及び監視タイマをともにリセットする。
これによりＣＰＵの暴走が継続せず、ＩＣカードが使用
不能になることがない。
不能になることがない。
以下本発明をその実施例を示す図面により詳述する。
第１図は本発明に係るＩＣカードの回路を示すブロック
図である。ＩＣカード２０は制御をするＣＰＵ １、
プログラムを格納するＲＯＭ ２、データを格納するＲ
ＡＭ ３、入出力を制御する入出力制御回路４、電波を
送受信するアンテナ５、回路各部へ給電する電池６、信
号を転送するバス８、デジタル信号をアナログ信号に変
調し、またアナログ信号をデジタル信号に復調する変復
調回路９及びＣＰＵ １の暴走を監視する監視タイマ１
２を内蔵している。ＣＰＵ １゜ＲＯＭ ２． ＲＡＭ
３及び入出力制御回路４はバス８と接続されている。
図である。ＩＣカード２０は制御をするＣＰＵ １、
プログラムを格納するＲＯＭ ２、データを格納するＲ
ＡＭ ３、入出力を制御する入出力制御回路４、電波を
送受信するアンテナ５、回路各部へ給電する電池６、信
号を転送するバス８、デジタル信号をアナログ信号に変
調し、またアナログ信号をデジタル信号に復調する変復
調回路９及びＣＰＵ １の暴走を監視する監視タイマ１
２を内蔵している。ＣＰＵ １゜ＲＯＭ ２． ＲＡＭ
３及び入出力制御回路４はバス８と接続されている。
入出力制御回路４と変復調回路９との間でデジタル信号
１０を転送でき、変復調回路９とアンテナ５との間でア
ナログ信号１１を転送できるようにしている。変復調回
路９から送受信開始信号１３がＣＰＵ １及び監視タイ
マ１２へ与えられ、また待機信号１８が監視タイマ１２
へ与えられる。監視タイマ１２からリセット信号１７が
ＣＰＵ １へ与えられる。監視タイマ１２はＣＰＵ
１がデータ処理をしている場合にカウント値がオーバフ
ローしないようにオーバフローするときのカウント値を
定めている。
１０を転送でき、変復調回路９とアンテナ５との間でア
ナログ信号１１を転送できるようにしている。変復調回
路９から送受信開始信号１３がＣＰＵ １及び監視タイ
マ１２へ与えられ、また待機信号１８が監視タイマ１２
へ与えられる。監視タイマ１２からリセット信号１７が
ＣＰＵ １へ与えられる。監視タイマ１２はＣＰＵ
１がデータ処理をしている場合にカウント値がオーバフ
ローしないようにオーバフローするときのカウント値を
定めている。
次にこのＩＣカード２０の動作を、その動作手順を示す
第２図とともに説明する。
第２図とともに説明する。
ＩＣカード２０がアンテナ５で電波７を受信して、送受
信開始信号を受信すると（Ｓｌ）、その送受信開始信号
は変復調回路９へ入力されて復調された送受信開始信号
１３がＣＰＵ １及び監視タイマ１２へ与えられる。そ
れによりＣＰＵ １が始動しくＳ２）、また監視タイマ
１２が始動する（Ｓ３）。ＣＰｔ１１はＲＯＭ ２に格
納している制御プログラムを読出して実行する。
信開始信号を受信すると（Ｓｌ）、その送受信開始信号
は変復調回路９へ入力されて復調された送受信開始信号
１３がＣＰＵ １及び監視タイマ１２へ与えられる。そ
れによりＣＰＵ １が始動しくＳ２）、また監視タイマ
１２が始動する（Ｓ３）。ＣＰｔ１１はＲＯＭ ２に格
納している制御プログラムを読出して実行する。
始動した監視タイマ１２はカウントアツプ動作してカウ
ント値がオーバフローした場合はリセット信号１７をｃ
ｐｕ ｉへ与える動作をする。一方、始動したＣＰＵ
１は、人出力制御回路４により人出力を制御し、送信
すべきデータを変復調回路９へ入力して変調した後、ア
ンテナ５に与えて、その電波７を送信する。また、送信
したデータに応答して送信されてきた電波７を受信して
、その受信データを用いてＣＰＵ １はデータ処理をす
る（Ｓ４）、データ処理後の送信すべきデータに基づい
て前記同様にデータを送受信して一連のデータ処理を終
了する（Ｓ５）。ここで監視タイマ１２のカウント値が
オーバフローしていない場合は（Ｓ６）、ＣＰＵ １は
受信の待機状態になり（Ｓ７）、ＣＰｔ１１が待機状態
にあるときに発生する待機信号１８が変復調回路９から
監視タイマ１２に与えられる（Ｓ８）、それにより監視
タイマ１２がリセットされる（Ｓ９）。
ント値がオーバフローした場合はリセット信号１７をｃ
ｐｕ ｉへ与える動作をする。一方、始動したＣＰＵ
１は、人出力制御回路４により人出力を制御し、送信
すべきデータを変復調回路９へ入力して変調した後、ア
ンテナ５に与えて、その電波７を送信する。また、送信
したデータに応答して送信されてきた電波７を受信して
、その受信データを用いてＣＰＵ １はデータ処理をす
る（Ｓ４）、データ処理後の送信すべきデータに基づい
て前記同様にデータを送受信して一連のデータ処理を終
了する（Ｓ５）。ここで監視タイマ１２のカウント値が
オーバフローしていない場合は（Ｓ６）、ＣＰＵ １は
受信の待機状態になり（Ｓ７）、ＣＰｔ１１が待機状態
にあるときに発生する待機信号１８が変復調回路９から
監視タイマ１２に与えられる（Ｓ８）、それにより監視
タイマ１２がリセットされる（Ｓ９）。
なお、ステップ（Ｓ６）において監視タイマ１２のカウ
ント値がオーバフローしている場合は監視タイマ１２は
リセット信号１７をＣＰＵ １に与え、それによりＣ
ＰＵ １がリセットする（Ｓ１０）。そしてＣＰＵ
１は監視タイマ１２０カウント値がオーバフローして
いない場合と同様に受信の待機状態になる（Ｓ７）。
ント値がオーバフローしている場合は監視タイマ１２は
リセット信号１７をＣＰＵ １に与え、それによりＣ
ＰＵ １がリセットする（Ｓ１０）。そしてＣＰＵ
１は監視タイマ１２０カウント値がオーバフローして
いない場合と同様に受信の待機状態になる（Ｓ７）。
このようにして、監視タイマ１２を、送受信開始信号１
３により始動させ、ｃｐｕ ｉが待機状態にあるときの
待機信号１８により監視タイマのカウント値をリセット
させるから、ＣＰＵ １が暴走しても、連のデータ処理
を終了し、即ち送受信動作を終了したときに、ＣＰＵ
１の暴走を強制的に停止させ得る。それによりＣＰＵ
１の暴走が継続してＩＣカードが使用不能になることが
ない。
３により始動させ、ｃｐｕ ｉが待機状態にあるときの
待機信号１８により監視タイマのカウント値をリセット
させるから、ＣＰＵ １が暴走しても、連のデータ処理
を終了し、即ち送受信動作を終了したときに、ＣＰＵ
１の暴走を強制的に停止させ得る。それによりＣＰＵ
１の暴走が継続してＩＣカードが使用不能になることが
ない。
なお、本実施例では、変復調回路９からの待機信号１８
により監視タイマ１２をリセットさせたが、この待機信
号１８は入出力制御回路４又はバス８がら与えるように
してもよい、また一連のデータの送受信を終了したとき
に、送受信終了を指令する信号を用いてもよい。
により監視タイマ１２をリセットさせたが、この待機信
号１８は入出力制御回路４又はバス８がら与えるように
してもよい、また一連のデータの送受信を終了したとき
に、送受信終了を指令する信号を用いてもよい。
以上詳述したように本発明は、ＩＣカード内のＣＰ［Ｉ
の暴走を監視する監視タイマを、送受信開始信号により
始動させ、ＣＰＵが待機状態にあるときの待機信号によ
り監視タイマをリセットさせるようにしたから、ＣＰ［
Ｉが暴走していても、一連のデータの送受信が終了した
ときに強制的に暴走を停止させることができる。
の暴走を監視する監視タイマを、送受信開始信号により
始動させ、ＣＰＵが待機状態にあるときの待機信号によ
り監視タイマをリセットさせるようにしたから、ＣＰ［
Ｉが暴走していても、一連のデータの送受信が終了した
ときに強制的に暴走を停止させることができる。
そのため、ＣＰＵが暴走してもその暴走が継続せず、Ｉ
Ｃカードが使用不能になることがない等の優れた効果を
奏する。
Ｃカードが使用不能になることがない等の優れた効果を
奏する。
第１図は本発明に係るＩＣカードの回路のブロック図、
第２図はその動作手順を示すフローチャート、第３図は
従来のＩＣカードの回路のブロック図、第４図はその動
作手順を示すフローチャートである。 １・・・ＣＰＵ ２・・・ＲＯＭ ３・・・ＲＡＭ
４・・・入出力制御回路 ５・・・アンテナ １２
・・・監視タイマ ２０・・・ＩＣカード なお、図中、同一符号は同一、又は相当部分を示す。
第２図はその動作手順を示すフローチャート、第３図は
従来のＩＣカードの回路のブロック図、第４図はその動
作手順を示すフローチャートである。 １・・・ＣＰＵ ２・・・ＲＯＭ ３・・・ＲＡＭ
４・・・入出力制御回路 ５・・・アンテナ １２
・・・監視タイマ ２０・・・ＩＣカード なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）機器との間でデータを送受信し、また所定時限に
達したときにリセット信号を出力してＣＰＵの暴走を監
視する監視タイマを備え、前記リセット信号によりＣＰ
ＵをリセットすべくなしてあるＩＣカードにおいて、 データの送受信を開始すべき送受信開始信号を出力する
手段と、ＣＰＵが受信の待機状態にあるときに待機信号
を出力する手段とを備え、 前記送受信開始信号により前記監視タイマを始動し、前
記待機信号により監視タイマをリセットすべく構成して
あることを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265469A JPH04141793A (ja) | 1990-10-02 | 1990-10-02 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265469A JPH04141793A (ja) | 1990-10-02 | 1990-10-02 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04141793A true JPH04141793A (ja) | 1992-05-15 |
Family
ID=17417605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2265469A Pending JPH04141793A (ja) | 1990-10-02 | 1990-10-02 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04141793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208664A (ja) * | 1993-01-11 | 1994-07-26 | Toppan Printing Co Ltd | Ｉｃカード |
-
1990
- 1990-10-02 JP JP2265469A patent/JPH04141793A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208664A (ja) * | 1993-01-11 | 1994-07-26 | Toppan Printing Co Ltd | Ｉｃカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291542A (en) | Mobile telephone having a power-conserving subroutine | |
| JP2822624B2 (ja) | 非接触ｉｃカード | |
| US6163851A (en) | Data processor | |
| US6704561B2 (en) | Power management system for use with wireless LAN terminal unit | |
| JPH04141793A (ja) | Ｉｃカード | |
| US7506082B2 (en) | Data transferring system using USB and method thereof | |
| JP3013868B2 (ja) | コードレス電話におけるメモリ揮発防止システム | |
| JP3214206B2 (ja) | 回線終端装置 | |
| JPH06202764A (ja) | 電源切断装置 | |
| CN109901696B (zh) | Usb集成电路省电方法及usb集成电路 | |
| JP2763006B2 (ja) | 単信無線装置 | |
| JPS58154026A (ja) | 情報処理装置のエラ−処理方式 | |
| JPH05266272A (ja) | 非接触ｉｃカードのリセット方式 | |
| JPS6038952A (ja) | 通信処理装置 | |
| JP2001309092A (ja) | 画像処理装置 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPH02244312A (ja) | 低消費電力携帯情報器 | |
| JP3392428B2 (ja) | Ｉｓｄｎデータ通信装置 | |
| JPH0229888A (ja) | 非接触ｉｃカード | |
| JPH0819030A (ja) | キャリアセンス方法及びこの方法を用いた無線装置 | |
| JPH04209056A (ja) | 通信機能付きパーソナルコンピュータ | |
| JPS62145448A (ja) | 端末のタイム・アウト回避方式 | |
| JPS62152055A (ja) | デ−タ転送方式 | |
| JPH01161472A (ja) | マルチプロセツサシステム | |
| JPS60247760A (ja) | デ−タ通信システム |