JPH0229888A - 非接触ｉｃカード - Google Patents
非接触ｉｃカードInfo
- Publication number
- JPH0229888A JPH0229888A JP63181208A JP18120888A JPH0229888A JP H0229888 A JPH0229888 A JP H0229888A JP 63181208 A JP63181208 A JP 63181208A JP 18120888 A JP18120888 A JP 18120888A JP H0229888 A JPH0229888 A JP H0229888A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- cpu
- sensor
- card
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006854 communication Effects 0.000 claims abstract description 29
- 238000004891 communication Methods 0.000 claims abstract description 23
- 230000005672 electromagnetic field Effects 0.000 claims abstract description 21
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 101150073133 Cpt1a gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電磁界により非接触で通信を行なうＩＣカード
に関するものである。
に関するものである。
第３図は従来における非接触ＩＣカードのブロック図で
あり、非接触ＩＣカード（１）は、中央処理装置（以下
ＣＰＵという）（２）と、このｃｐｕ（２）に接続され
、センサ（３）と送受信電磁界（４）を介してデータ通
信を行なう送受信回路（５）と、ＣＰＵ（２）に接続さ
れ、センサ（３）からのトリガ電磁界（６）を受けてＣ
ＰＵ （２）をオン、オフするトリガ受信回路（７）と
、カード（１）の各部分に電流を供給するための電池（
８）とを備えている。上記センサ（３）はカード（１）
とデータ通信を行なうためのものであり、またカー
ド（１）は、このセンナ（３）とのデータ通信終了後は
、ＣＰＵ （２）をオフ状態にするように構成されてい
る。
あり、非接触ＩＣカード（１）は、中央処理装置（以下
ＣＰＵという）（２）と、このｃｐｕ（２）に接続され
、センサ（３）と送受信電磁界（４）を介してデータ通
信を行なう送受信回路（５）と、ＣＰＵ（２）に接続さ
れ、センサ（３）からのトリガ電磁界（６）を受けてＣ
ＰＵ （２）をオン、オフするトリガ受信回路（７）と
、カード（１）の各部分に電流を供給するための電池（
８）とを備えている。上記センサ（３）はカード（１）
とデータ通信を行なうためのものであり、またカー
ド（１）は、このセンナ（３）とのデータ通信終了後は
、ＣＰＵ （２）をオフ状態にするように構成されてい
る。
次に動作について、動作フローを示す第４図をも参照し
ながら説明する。まず最初にセンサ（３）からトリガ電
磁界（６）が送出されると、このトリガ電磁界（６）は
カード（１）のトリガ受信回路（７）にて受信される（
ステップ２１）。するとトリガ受信回路（７）はＣＰＵ
（２）にトリガ信号を与え、このトリガ信号を受けた
ＣＰＬＩ （２）は休止状態（オフ状態）から復帰して
起動状態（オン状態）になり（ステップ２２） 、ＣＰ
Ｕ （２）は送受信回路（５）を通してセンサ（３）と
送受信電磁界（４）でデータ通信を行なう（ステップ２
３）。ＣＰＵ （２）は、センサ（３）とのデータ通信
処理が終了すると再びオフ状態となり、再度トリガ受信
回路（７）がセンサ（３）からのトリガ電磁界（６）を
受信するまで上記０２口（２）のオフ状態は継続する（
ステップ２４）。これにより電池（８）の消費電流を節
約することができる。
ながら説明する。まず最初にセンサ（３）からトリガ電
磁界（６）が送出されると、このトリガ電磁界（６）は
カード（１）のトリガ受信回路（７）にて受信される（
ステップ２１）。するとトリガ受信回路（７）はＣＰＵ
（２）にトリガ信号を与え、このトリガ信号を受けた
ＣＰＬＩ （２）は休止状態（オフ状態）から復帰して
起動状態（オン状態）になり（ステップ２２） 、ＣＰ
Ｕ （２）は送受信回路（５）を通してセンサ（３）と
送受信電磁界（４）でデータ通信を行なう（ステップ２
３）。ＣＰＵ （２）は、センサ（３）とのデータ通信
処理が終了すると再びオフ状態となり、再度トリガ受信
回路（７）がセンサ（３）からのトリガ電磁界（６）を
受信するまで上記０２口（２）のオフ状態は継続する（
ステップ２４）。これにより電池（８）の消費電流を節
約することができる。
しかしながら上記のような従来の非接触ＩＣカード（１
）においては、センサ（３）とカード（１）間の通信処
理中、何らかの誤動作によってセンサ（３）との通信が
終了しない場合、ｃｐｕ （２）はオフ状態にならない
ため、カード（１）の電池（８）が消耗するという課題
があった。
）においては、センサ（３）とカード（１）間の通信処
理中、何らかの誤動作によってセンサ（３）との通信が
終了しない場合、ｃｐｕ （２）はオフ状態にならない
ため、カード（１）の電池（８）が消耗するという課題
があった。
本発明はかかる課題を解決するためになされたもので、
センサとの通信の処理に何らかの誤動作があり、センサ
との通信処理が終了しなくてもＣＰＵをオフ状態にして
、電池の消耗を防止できる非接触ＩＣカードを得ること
を目的とする。
センサとの通信の処理に何らかの誤動作があり、センサ
との通信処理が終了しなくてもＣＰＵをオフ状態にして
、電池の消耗を防止できる非接触ＩＣカードを得ること
を目的とする。
本発明に係る非接触ＩＣカードは、中央処理装置と、セ
ンサからのトリガ電磁界を受けて上記中央処理装置をオ
ン、オフするトリガ受信回路と、上記中央処理装置に接
続され、送受信電磁界を介してセンサとデータ通信を行
なう送受信回路とを備え、センサとのデータ通信終了後
は上記中央処理装置をオフ状態にする非接触ＩＣカード
において、上記トリガ受信回路からのトリガ信号受信後
所定時間内にデータ通信が終了しない場合には、上記中
央処理装置に、該装置をオフ状態にする信号を出力する
タイマ回路を設けたものである。
ンサからのトリガ電磁界を受けて上記中央処理装置をオ
ン、オフするトリガ受信回路と、上記中央処理装置に接
続され、送受信電磁界を介してセンサとデータ通信を行
なう送受信回路とを備え、センサとのデータ通信終了後
は上記中央処理装置をオフ状態にする非接触ＩＣカード
において、上記トリガ受信回路からのトリガ信号受信後
所定時間内にデータ通信が終了しない場合には、上記中
央処理装置に、該装置をオフ状態にする信号を出力する
タイマ回路を設けたものである。
（作用）
本発明における非接触ＩＣカードは、トリガ受信回路が
トリガ電磁界を受信してトリガ信号を出力すると、この
トリガ信号によりタイマ回路が起動して、所定時間経過
するとＣＰＵをオフ状態にする信号を出力し、これによ
りＣＰｕはオフ状態になる。
トリガ電磁界を受信してトリガ信号を出力すると、この
トリガ信号によりタイマ回路が起動して、所定時間経過
するとＣＰＵをオフ状態にする信号を出力し、これによ
りＣＰｕはオフ状態になる。
以下本発明の一実施例を第１図、第２図に基づいて説明
する。第１図に示すようにこの実施例において非接触Ｉ
Ｃカード（１） は、中央処理装置（以下ｃｐｕという
）（２） と、このＣＰＵ （２）に接続され、センサ
（３）と送受信電磁界（４）を介してデータ通信を行な
う送受信回路（，５）と、ＣＰＵ （２）に接続され、
センサ（３）からのトリガ電磁界（６）を受けて０２口
（２）をオン、オフするトリガ受信回路（７）と、カー
ド（Ｌ）の各部分に電流を供給するための電池（８）と
を備え、さらに、トリガ受信回路（７）の出力側には、
ｃｐｕ （２）と接続され、信号をにＰＵ （２）に出
力するタイマ回路（３１）が接続されている。このタイ
マ回路（３１）は、トリガ受信回路（７）からのトリガ
信号受信後所定時間内に、カード（１） とセンサ（３
）とのデータ通信が終了しない場合には、ＣＰｔ１ （
２） １．ｍ、該ｃｐｕ （２）をオフ状態にする信号
を出力するように構成されている。また上記センサ（３
）はカード（１） とデータ通信を行なうためのもの
であり、またカード（１）は、このセンナ（３）とのデ
ータ通信終了後は、ＣＰＵ （２）をオフ状態にするよ
うに構成されている。
する。第１図に示すようにこの実施例において非接触Ｉ
Ｃカード（１） は、中央処理装置（以下ｃｐｕという
）（２） と、このＣＰＵ （２）に接続され、センサ
（３）と送受信電磁界（４）を介してデータ通信を行な
う送受信回路（，５）と、ＣＰＵ （２）に接続され、
センサ（３）からのトリガ電磁界（６）を受けて０２口
（２）をオン、オフするトリガ受信回路（７）と、カー
ド（Ｌ）の各部分に電流を供給するための電池（８）と
を備え、さらに、トリガ受信回路（７）の出力側には、
ｃｐｕ （２）と接続され、信号をにＰＵ （２）に出
力するタイマ回路（３１）が接続されている。このタイ
マ回路（３１）は、トリガ受信回路（７）からのトリガ
信号受信後所定時間内に、カード（１） とセンサ（３
）とのデータ通信が終了しない場合には、ＣＰｔ１ （
２） １．ｍ、該ｃｐｕ （２）をオフ状態にする信号
を出力するように構成されている。また上記センサ（３
）はカード（１） とデータ通信を行なうためのもの
であり、またカード（１）は、このセンナ（３）とのデ
ータ通信終了後は、ＣＰＵ （２）をオフ状態にするよ
うに構成されている。
次に動作について説明する。第２図は本実施例のフロー
チャートであり、まず最初にセンサ（３）からトリガ電
磁界（６）が送出されると、このトリガ電磁界（６）
はカード（１）のトリガ受信回路（７）にて受信される
（ステップ４１）、トリガ受信回路（７）は［：ＰＵ
（２）にトリガ信号を与え、このトリガ信号を受けたＣ
ＰＵ （２）はオフ状態から復帰してオン状態となる（
ステップ４２）。また上記トリガ信号は同時にタイマ回
路（３１）にも出力されて、該タイマ回路（３１）をオ
ンする（ステップ４５）。ＣＰＵ（２）は、オン状態と
なると送受信回路（５）を通してセンサ（３）と送受信
電磁界（４）でデータ通信を行なう（ステップ４３）
、 ＣＰＵ （２）はセンサ（３）とのデータ通信処理
が終了すると再びオフ状態となる（ステップ４４）、Ｌ
／かし、上記センサ（３） とのデータ通信処理が、タ
イマ回路（３１）がトリガ受信回路（７）からのトリガ
信号を受信した起動時（ステップ４５）より所定時間内
に終了しない場合には、該所定時間カウント後（ステッ
プ４６）、タイマ回路（３１）からＣＰＵ （２）に該
ＣＰＵ （２）をオフ状態にする信号を出力し、これに
よりＣＰＩＩ （２）はセンサ（３）との通信処理を終
了させて再びオフ状態となり、再度トリガ受信回路（７
）がセンサ（３）からのトリガ電磁界（６）を受信する
まで上記ＣＰＩＩ （２）のオフ状態は継続する（ステ
ップ４４） 、 シたがってｃｐｕ （２）はオフ状態
では消費電流が減少するため、電池（８）の消費電流を
節約することができる。
チャートであり、まず最初にセンサ（３）からトリガ電
磁界（６）が送出されると、このトリガ電磁界（６）
はカード（１）のトリガ受信回路（７）にて受信される
（ステップ４１）、トリガ受信回路（７）は［：ＰＵ
（２）にトリガ信号を与え、このトリガ信号を受けたＣ
ＰＵ （２）はオフ状態から復帰してオン状態となる（
ステップ４２）。また上記トリガ信号は同時にタイマ回
路（３１）にも出力されて、該タイマ回路（３１）をオ
ンする（ステップ４５）。ＣＰＵ（２）は、オン状態と
なると送受信回路（５）を通してセンサ（３）と送受信
電磁界（４）でデータ通信を行なう（ステップ４３）
、 ＣＰＵ （２）はセンサ（３）とのデータ通信処理
が終了すると再びオフ状態となる（ステップ４４）、Ｌ
／かし、上記センサ（３） とのデータ通信処理が、タ
イマ回路（３１）がトリガ受信回路（７）からのトリガ
信号を受信した起動時（ステップ４５）より所定時間内
に終了しない場合には、該所定時間カウント後（ステッ
プ４６）、タイマ回路（３１）からＣＰＵ （２）に該
ＣＰＵ （２）をオフ状態にする信号を出力し、これに
よりＣＰＩＩ （２）はセンサ（３）との通信処理を終
了させて再びオフ状態となり、再度トリガ受信回路（７
）がセンサ（３）からのトリガ電磁界（６）を受信する
まで上記ＣＰＩＩ （２）のオフ状態は継続する（ステ
ップ４４） 、 シたがってｃｐｕ （２）はオフ状態
では消費電流が減少するため、電池（８）の消費電流を
節約することができる。
本発明は以上説明したとおり、トリガ受信後所定時間以
内に通信処理が終了しない場合にはＣＰｔ１をオフ状態
にするので、通信処理の誤動作で通信処理が終了しなく
てもＣＰＵをオフ状態にすることができることとなり、
電池の消耗を防ぐことができる。
内に通信処理が終了しない場合にはＣＰｔ１をオフ状態
にするので、通信処理の誤動作で通信処理が終了しなく
てもＣＰＵをオフ状態にすることができることとなり、
電池の消耗を防ぐことができる。
第１図は本発明の一実施例を示すブロック図、第２図は
同じくフローチャート、第３図は従来の非接触ＩＣカー
ドのブロック図で第１図相当図、第４図は同じくフロー
チャートで第２図相当図である。 （１・・・非接触ＩＣカード、 ２ ・・・中央処理装置 ３ ・・・センサ、 ４）・・・送受信電磁界、 ５ ・・・送受信回路、 ６ ・・・トリガ電磁界、 ７ ・・・トリガ受信回路、 ３１）・・・タイマ回路。 なお、各図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第３図 Ｌ Ｊ第４図
同じくフローチャート、第３図は従来の非接触ＩＣカー
ドのブロック図で第１図相当図、第４図は同じくフロー
チャートで第２図相当図である。 （１・・・非接触ＩＣカード、 ２ ・・・中央処理装置 ３ ・・・センサ、 ４）・・・送受信電磁界、 ５ ・・・送受信回路、 ６ ・・・トリガ電磁界、 ７ ・・・トリガ受信回路、 ３１）・・・タイマ回路。 なお、各図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第３図 Ｌ Ｊ第４図
Claims (1)
- 中央処理装置と、センサからのトリガ電磁界を受けて
上記中央処理装置をオン、オフするトリガ受信回路と、
上記中央処理装置に接続され、送受信電磁界を介してセ
ンサとデータ通信を行なう送受信回路とを備え、センサ
とのデータ通信終了後は上記中央処理装置をオフ状態に
する非接触ＩＣカードにおいて、上記トリガ受信回路か
らのトリガ信号受信後所定時間内にデータ通信が終了し
ない場合には、上記中央処理装置に、該装置をオフ状態
にする信号を出力するタイマ回路を設けたことを特徴と
する非接触ＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63181208A JPH0229888A (ja) | 1988-07-20 | 1988-07-20 | 非接触ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63181208A JPH0229888A (ja) | 1988-07-20 | 1988-07-20 | 非接触ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0229888A true JPH0229888A (ja) | 1990-01-31 |
Family
ID=16096720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63181208A Pending JPH0229888A (ja) | 1988-07-20 | 1988-07-20 | 非接触ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0229888A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03254368A (ja) * | 1990-02-28 | 1991-11-13 | Matsushita Electric Ind Co Ltd | アーク溶接装置 |
| EP0492482A2 (en) * | 1990-12-28 | 1992-07-01 | Mitsubishi Denki Kabushiki Kaisha | Non contact type IC-card |
| JP2007524934A (ja) * | 2003-12-18 | 2007-08-30 | アルティエレ・コーポレーション | 低電力無線表示タグのシステムと方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185577A (en) * | 1981-05-11 | 1982-11-15 | Sanyo Electric Co Ltd | Body to be identified for individual identification |
| JPS62211787A (ja) * | 1986-03-12 | 1987-09-17 | Casio Comput Co Ltd | 電源印加制御方式 |
-
1988
- 1988-07-20 JP JP63181208A patent/JPH0229888A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185577A (en) * | 1981-05-11 | 1982-11-15 | Sanyo Electric Co Ltd | Body to be identified for individual identification |
| JPS62211787A (ja) * | 1986-03-12 | 1987-09-17 | Casio Comput Co Ltd | 電源印加制御方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03254368A (ja) * | 1990-02-28 | 1991-11-13 | Matsushita Electric Ind Co Ltd | アーク溶接装置 |
| EP0492482A2 (en) * | 1990-12-28 | 1992-07-01 | Mitsubishi Denki Kabushiki Kaisha | Non contact type IC-card |
| EP0492482A3 (ja) * | 1990-12-28 | 1994-04-20 | Mitsubishi Electric Corp | |
| JP2007524934A (ja) * | 2003-12-18 | 2007-08-30 | アルティエレ・コーポレーション | 低電力無線表示タグのシステムと方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364083B2 (en) | IC card with built-in coprocessor for auxiliary arithmetic, and control method thereof | |
| JP2645163B2 (ja) | 非接触型ｉｃカード | |
| JPH10228340A (ja) | 電子装置 | |
| GB2229845A (en) | Transaction system | |
| US20060136766A1 (en) | Electronic device having power-down mode and method of reducing power consumption | |
| WO2002012988A1 (en) | Method and system for providing gated clock signal to a csr block | |
| KR20180044845A (ko) | 단일칩 컴퓨터 시스템 및 단일칩 컴퓨터 시스템을 위한 리셋 방법 | |
| US5481222A (en) | Power conserving integrated circuit | |
| CA1210827A (en) | Debounce circuit providing synchronously clocked digital signals | |
| US7953992B2 (en) | System in package semiconductor device suitable for efficient power management and method of managing power of the same | |
| JPH0229888A (ja) | 非接触ｉｃカード | |
| JPH0612376A (ja) | 携帯型電子装置 | |
| JPH02278394A (ja) | 非接触ｉｃカード | |
| JPH0398188A (ja) | Ｉｃカード | |
| KR970008515B1 (ko) | 절전을 위한 터치 판넬 인터페이스 장치 | |
| JPH064724A (ja) | 非接触ｉｃカード | |
| JPH05108539A (ja) | データ処理装置 | |
| JPH04133192A (ja) | Ｉｃカード | |
| JPH0651874A (ja) | 電力供給システム | |
| KR100557162B1 (ko) | 전력소비를 줄이기 위한 무선 단말기의 범용입출력부 제어 장치및 방법 | |
| JPH05324153A (ja) | 情報処理装置 | |
| JPH0561573A (ja) | 情報処理装置および電源制御方法 | |
| JPH037963B2 (ja) | ||
| JPH03109690A (ja) | 電子切符検札方式 | |
| JPH01290484A (ja) | プリンタ装置 |