JPH02244312A - 低消費電力携帯情報器 - Google Patents
低消費電力携帯情報器Info
- Publication number
- JPH02244312A JPH02244312A JP1066845A JP6684589A JPH02244312A JP H02244312 A JPH02244312 A JP H02244312A JP 1066845 A JP1066845 A JP 1066845A JP 6684589 A JP6684589 A JP 6684589A JP H02244312 A JPH02244312 A JP H02244312A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cpu
- control circuit
- bus
- serial communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 41
- 230000010355 oscillation Effects 0.000 claims abstract description 30
- 230000004044 response Effects 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
Abstract
め要約のデータは記録されません。
Description
の機器へ転送する手段を持った低消費電力携帯情報器に
関する。 〔発明の概要] 本発明は通信手段を持ち、普段は低消費電力のために内
部に実装したCPUのクロックを止め、動作が必要な時
のみ発振させるようにした低消費電力携帯情報器であり
、ダイレクトメモリアクセス(以降、DMAと略す)機
能と、転送ブロックの先頭と最後を判別する機能を回路
上に持たせ、通信中をもCPUのクロックを止めてしま
い、より低消費電力にしようとするものである。
を電源として動作する携帯情報器では、データの転送中
はCPUを動作させ、CPUが周辺回路を制御し、デー
タの送受信を1バイトづつ行なっていた。
が長くなるとその間CPUが動作しているため、長時間
通信させることができなかった。 〔課題を解決するための手段〕 上記課題を解決するために本発明では、携帯情報器のC
PUの周辺回路をCPUクロック発振制御回路、インタ
ラプト制御回路、バス制御回路。 DMA回路、シリアル通信回路、フラグ判定回路で構成
し、CPUが動作していなくても通信できるようにした
。
フラグ判定回路により受信の開始と終了を判断し、シリ
アル通信回路とDMA回路により受信したデータをメモ
リを格納することができ、送信においてはDMA回路と
シリアル通信回路によりメモリのデータを自動的に送信
することができ、CPUが動作しなくても通信ができ、
かつバス制御回路とCPUクロック制御回路によりCP
Uが動作していないときはCPUのクロックを止め、低
消費電力にできるのである。 〔実施例〕 以下に本発明の実施例を図面に基づいて説明する。 第1図は本発明の低消費電力携帯情報器の一実施例を示
す側面断面図である。低消費電力携帯情報器はケース2
1.部品が実装された回路基板24、転送コイル14、
電池23から構成されている。 第2図は本発明の回路構成の一実施例を示すブロック図
である。同図においてCPUIはバス11を介しメモリ
2.CPUクロック発振制御回路3、インタラプト制御
回路4、DMA回路6、シリアル通信回路7に接続され
ている。転送コイル14に接続された変復調回路9の出
力aは、シリアル通信回路7とフラグ判定回路8に接続
されており、フラグ判定回路8の出力βは、シリアル通
信回路7とDMA回路6に接続されている。シリアル通
信回路7の出力すは変復調回路9に接続され、出力Cは
DMA回路6に接続されている。 DMA回路6の出力dはシリアル通信回路7に接続され
、出力eはバス制御回路5に接続されている。バス制御
回路5のバスリクエスト出力りはCPUIに接続され、
出力fはインタラプト制御回路4に接続されている。イ
ンタラプト制御回路4のインクラブド出力jはCPUI
に接続され、出力gはCPUクロック発振制御回路3に
接続されている。CPUクロック発振制御回路3にはC
PU用水晶振動子12が接続されており、クロック出力
にはCPU1に接続され、出力mはバス制御回路5に接
続されている。cputのバスアクノリッジ出力iはC
PUクロック制御回路3、インタラプト制御回路4、バ
ス制御回路5に接続されている0発振回路lOには水晶
発振子13が接続されており、出力nはDMA回路6、
シリアル通信回路7.変復調回路9に接続されている。 第3図(a)、(b)は1本発明の低消費電力携帯情報
器でのシリアル通信で用いられる調歩同期式および同期
式の転送ブロックの説明図である。調歩同期通信では転
送ブロックは2バイト以上のSYN符号(16進で16
)からなるスタートフラグと、1バイトのSYN符合の
エンドフラグでメツセージ本体をはさんだ形にして転送
される。又、同期式では、2バイト以上のFLG (1
6進で7E)からなるスタートフラグと、1バイトのF
LGのエンドフラグの間にメツセージ本体をはさんで転
送される。 第4図は、第2図における受信動作を説明する流れ図で
あり、第5図は第2図における送信動作を説明する流れ
図である。 次にその動作を説明する。受信動作においては、CPU
IはDMA回路6とシリアル通信回路7をDMA転送待
ちにする(第4因■)0次にCPU1はCPUクロック
発振制御回路3にクロック停止命令を発行する。CPU
クロック発振制御回路3はその命令を出力mを通しバス
制御回路5へ伝える。バス制御回路5はCPUIに対し
バスリクエスト出力りを出し、CPUIからのバスアク
ノリッジiを待つ、パスアクノリッジを受けるとCPU
発振制御回路3はCPUクロックの発振を停止し、低消
費電力モードとなる(第4因■)。 この状態で第3因に示す転送ブロックが電磁波形として
変調され、転送コイル14から入力されるとその波形は
変復調回路9により復調されフラグ判定回路8へ入力さ
れる(第4因■■)、フラグ判定回路8はフラグである
ことを確認するとDMA受信許可の信号aをシリアル通
信回路7とDMA回路6へ送る(第4因■)、シリアル
通信回路7はフラグの後に受信される次のフラグまでの
データを1バイトごとに分け、DMA回路6へ送る。D
MA回路6はそのデータをバス11を介しメモリ2へ書
き込む(第4因■■)、エンドフラグを受信するとフラ
グ判定回路8はシリアル4信回路7とDMA回路6へ受
信終了の信号を伝える。受信終了の信号を受けたDMA
回路6はバス制御回路5へDMA受信終了を伝え、バス
制御回路5はインタラプト制御回路4へDMA受信終了
インタラプト要求を出す(第4因■)、インタラプト要
求を受けたインタラプト制御回路4はCPUクロック発
振制御回路3に発振信号を送り、CPU用水晶振動子1
2は発振を開始する。CPUクロック発振制御回路3は
発振が安定したところでクロックをCPUへ出力し、バ
ス制御回路5へCPUIヘクロックを出力したことを伝
える。バス制御回路5はCPUIヘクロックが出力され
たのを確認し、バスリクエストをおとし、バスを解放す
る(第4因■)、インタラプト制御回路4は、cpui
からのバスアクノリッジ信号によりCPUがバスを獲得
したのを知るとインタラプトをCPU1に対し出力する
(第4図[相])0以上のようにすることにより、CP
Uが停止していてもデータを受信することができ、かつ
CPUは受信したことを知ることができるわけである。 次に送信の場合について説明する。CPU1はDMA回
路6とシリアル通信回路7をDMA転送待ちにする(第
4因■)、CPU1はCPUクロック発振制御回路3.
DMA回路6、シリアル通信回路7に対しDMA送信命
令を送る。DMA送信命令を受け、CPUクロック発振
制御回路3はバス制御回路5にバスの獲得を要求する。 要求を受けたバス制御回路5はバスリクエスト信号をC
PUIに対して出力しバスを獲得する。バスを獲得する
とCPUクロック発振制御回路3は発振を停止し、低消
費電力モードになる(第4因■)。 シリアル通信回路7はスタートフラグを送信し、次にD
MA回路6がメモリ2から読み出したデータを次々に送
信する(第4図Oo)、送るべきデータを全て送り終る
とシリアル通信回路7はエンドフラグを送信する。シリ
アル通信回路7の出力は変復調回路9により転送コイル
で転送できるような波形に変調される。 送信が終了するとDMA回路6は送信終了をバス制御回
路5に伝^、バス制御回路5はインタラプト制御回路4
に送信終了インタラプト要求を出す、インタラプト制御
回路4はCPUクロック制御回路3に発振要求を出す、
CPLIクロック発振制御回路3は発振を開始、発振が
安定したところでCPUにクロックを供給し、それをバ
ス制御回路4へ伝える。バス制御回路4はバスリクエス
トを解除しバスを解放する(第4因■)、CPUIから
のパスアクノリッジ信号の解除を受け、インタラプト制
御回路4はcputに送信終了インタラプトを出す(第
4因■)0以上のようにすることにより、CPUが停止
していてもデータを送信することができるのである。
クロック発振制御回路、インタラプト制御回路、バス制
御回路、DMA回路、シリアル通信回路、フラグ判定回
路、変復調回路の構成をとることにより、データの送信
と受信の間CPUのクロックの発振を止めることができ
、長時間の転送でも低消費電力で行^るという効果があ
る。 CPUクロック発振制御回路 インタラプト制御回路 バス制御回路 DMA回路 シリアル通信回路 フラグ判定回路 以
示す側面断面面、第2図は、本発明の回路構成の一実施
例を示すブロック図、第3図(a)、(b)は、それぞ
れ本発明の低消費電力携帯情報器でのシリアル通信で用
いられる調歩同期式および同期式の転送ブロックの説明
図、第4図は、第2図における受信動作を説明する流れ
図、第5図は、第2図における送信動作を説明する流れ
因である。 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 肋木発明の謂等情
報葛の一′Kk例εホT例面を面図第1図 第4Iりl:j−>l’t6党侶動fn説岨オろ浚教図
第4図
Claims (1)
- 【特許請求の範囲】 CPUとメモリを内蔵し電池で動作する携帯情報器にお
いて、 前記CPUのバスに接続されシリアルのデータを転送す
るシリアル通信回路と、 前記CPUのバスと前記シリアル通信回路に接続し、C
PUを介さずに直接前記CPUのバスに接続されたメモ
リと前記シリアル通信回路との間のデータの受け渡しを
するダイレクトメモリアクセス回路と、 前記シリアル通信回路と前記ダイレクトメモリアクセス
回路に接続し、受信データを監視し、前記シリアル通信
回路と前記ダイレクトメモリアクセス回路に受信許可を
与えるフラグ判定回路と、前記ダイレクトメモリアクセ
ス回路と前記CPUに接続し、前記ダイレクトメモリア
クセス回路の信号を受け、前記CPUのバスの獲得と解
放をするバス制御回路と、 前記バス制御回路と前記CPUに接続し、バス解放を前
記CPUに伝えるインタラプト制御回路と、 前記CPUと前記インタラプト制御回路と前記バス制御
回路に接続し、前記CPUのコマンドにより前記CPU
のクロックの発振を止め、かつ前記インタラプト制御回
路からの信号で発振を開始し、発振開始を前記バス制御
回路へ伝えるCPUクロック発振制御回路とを具備する
ことを特徴とする低消費電力携帯情報器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1066845A JPH0776893B2 (ja) | 1989-03-17 | 1989-03-17 | 低消費電力携帯情報器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1066845A JPH0776893B2 (ja) | 1989-03-17 | 1989-03-17 | 低消費電力携帯情報器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02244312A true JPH02244312A (ja) | 1990-09-28 |
JPH0776893B2 JPH0776893B2 (ja) | 1995-08-16 |
Family
ID=13327590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1066845A Expired - Lifetime JPH0776893B2 (ja) | 1989-03-17 | 1989-03-17 | 低消費電力携帯情報器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0776893B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5958025A (en) * | 1996-06-28 | 1999-09-28 | Nec Corporation | Direct memory access (DMA) via separate bus utilizing a buffer for connecting the bus to the memory during DMA mode and disconnecting it otherwise |
US6067626A (en) * | 1996-10-17 | 2000-05-23 | Nec Corporation | Method of processing externally supplied data by CPU in non-operating state and portable terminal device for the same |
US6112309A (en) * | 1997-04-23 | 2000-08-29 | International Business Machines Corp. | Computer system, device and operation frequency control method |
-
1989
- 1989-03-17 JP JP1066845A patent/JPH0776893B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5958025A (en) * | 1996-06-28 | 1999-09-28 | Nec Corporation | Direct memory access (DMA) via separate bus utilizing a buffer for connecting the bus to the memory during DMA mode and disconnecting it otherwise |
US6067626A (en) * | 1996-10-17 | 2000-05-23 | Nec Corporation | Method of processing externally supplied data by CPU in non-operating state and portable terminal device for the same |
US6112309A (en) * | 1997-04-23 | 2000-08-29 | International Business Machines Corp. | Computer system, device and operation frequency control method |
Also Published As
Publication number | Publication date |
---|---|
JPH0776893B2 (ja) | 1995-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0349726B1 (en) | Integrated-circuit card with a low power consumption mode | |
JP2822986B2 (ja) | Dma内蔵シングルチップマイクロコンピュータ | |
JPS62227243A (ja) | 伝送制御方式 | |
JP3636157B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JPH0511898A (ja) | 周辺制御装置およびscsiバス制御装置 | |
US7337382B2 (en) | Data transfer control device, electronic instrument, and data transfer control method | |
US7197578B1 (en) | Power management system for bridge circuit | |
JP3726898B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US5890004A (en) | Method and apparatus for signaling power management events between two devices | |
JP3636158B2 (ja) | データ転送制御装置及び電子機器 | |
US5926629A (en) | Continuously operating interconnection bus | |
JPH02244312A (ja) | 低消費電力携帯情報器 | |
US20190179790A1 (en) | Power control of inter-domain transaction bridge | |
US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
EP0961978B1 (en) | Pc chipset interconnection bus | |
TW514790B (en) | UART clock wake-up sequence | |
JPH09160684A (ja) | 低消費電力デバイス | |
JPH0398188A (ja) | Icカード | |
US6426953B1 (en) | Method of operating an internal high speed ATM bus inside a switching core | |
JPH08202677A (ja) | マイクロコントローラ | |
JP2005122303A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JPH04140810A (ja) | 情報処理装置 | |
JP4485113B2 (ja) | 小型カード用pcアダプタ | |
JPH023884A (ja) | Icカード | |
JPH11212888A (ja) | 通信機能一体型携帯情報処理装置及びデータ受信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 14 |