JPH04138513A - 入力デバイスセレクタ - Google Patents

入力デバイスセレクタ

Info

Publication number
JPH04138513A
JPH04138513A JP2261653A JP26165390A JPH04138513A JP H04138513 A JPH04138513 A JP H04138513A JP 2261653 A JP2261653 A JP 2261653A JP 26165390 A JP26165390 A JP 26165390A JP H04138513 A JPH04138513 A JP H04138513A
Authority
JP
Japan
Prior art keywords
input
cpu
input device
switching
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2261653A
Other languages
English (en)
Inventor
Toshio Nakai
中井 敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP2261653A priority Critical patent/JPH04138513A/ja
Publication of JPH04138513A publication Critical patent/JPH04138513A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の入力装置を有するパーソナルコンピュ
ータにおいて、入力装置の切り換えを行う入力デハイス
セレクタに関するものである。
〔従来の技術〕
第2図は従来の入力デバイスセレクタを説明するための
概略ブロック図である。入力デハイスセレクタ56は多
数の入力装置と本体のCPU58との接続を切り換える
ものであり、入力バッファと、本体のCPU58からの
指令により切り換えを行うスイッチとから構成されるも
のである。
入力デバイスセレクタ56には、たとえばアルファニュ
ーメリンクを含むキーボード52aとシリアルマウス5
2bとテンキーパッド52Cの3つの入力装置が接続さ
れている。ただし、キーボード52aだけはワンチップ
マイコン54を介して入力デバイスセレクタ56と接続
されている。
このワンチップマイコン54はキーボード52aのコー
ドを読み出すためのものである。
キーボード52aから入力されたデータはワンチップマ
イコン54を介して入力デバイスセレクタ56に送られ
る。また、シリアルマウス52bやテンキーパッド52
cからの入力データも入力デバイスセレクタ56に送ら
れる。各入力装置から連続してデータが送られる場合に
は、本体のCPU5Bの命令によりスイッチが切り換え
られ、所望の入力データが本体のCPU58に送られる
〔発明が解決しようとする課題〕
ところで、従来、ワンチップマイコン54と入力デバイ
スセレクタ56とは異なるチップに形成されていたので
、ワンチップマイコン54と入力デバイスセレクタ56
を組み込む際に、大きなボード(基板)が必要とされて
いた。このため、スペース効率が悪いという問題があっ
た。
また、入力デバイスセレクタ56のスイッチの切換制御
は本体のCPU5Bが行っているため、パーソナルコン
ピュータが多数の入力装置を有する場合には本体のCP
U58の負担が大きくなり、このためデータ処理の時間
が長くかかり、データ処理能力が低下してしまうという
問題があった。
本発明は上記事情に基づいてなされたものであり、スペ
ース効率の向上を図り、しかも本体のCPUの負担を軽
減化することができる入力デバイスセレクタを提供する
ことを目的とするものである。
〔課題を解決するための手段〕
上記の目的を達成するだめの本発明に係る入力デバイス
セレクタは、キーボードのコードを読み出すワンチップ
マイコンと、前記キーボードを含む複数の入力手段を切
り換える切換手段と、前記各入力手段から送られた入力
信号のうち出力すべき信号を判断し前記切換手段を制御
する制御手段とを備え、前記ワンチップマイコンと前記
切換手段と前記制御手段とを一つのチップに収めて形成
したことを特徴とするものである。
そして、前記入力手段からの信号を記憶しておく記憶手
段を前記チップ内に形成することが望ましい。
〔作用〕
本発明は前記の構成によって、制御手段により切換手段
を制御しているので、本体のCPUの負担を軽減させる
ことができ、したがって本体のCPUの信号処理能力の
向上を図ることができる。
また、ワンチップマイコンと切換手段と制御手段とを一
つの千ノブに収めたことにより、入力デバイスセレクタ
を小スペースに効率良く収納することができる。
そして、記憶手段を設けることにより、ある入力手段か
ら信号が本体のCPUに送られている間に、別の入力手
段から信号が送られてきた場合でも、この信号を一時的
に配憶手段に記憶することができる。
〔実施例〕
以下に本発明の一実施例を第1図を参照して説明する。
第1図は本発明の一実施例である入力デバイスセレクタ
を説明するための概略ブロック図である。
本実施例の入力デバイスセレクタ2は、キーボード6a
のコードを読み出すワンチップマイコン12と、多数の
入力装置と本体のCPU4との接続を切り換える切換装
置14と、何れの入力装置を本体のCPU4と接続する
のかを制御IするCPU16と、記憶装置であるメモリ
18とを備えるものである。この入力デバイスセレクタ
2は1個の千ノブに集積されている。すなわち、ワンチ
ップマイコンI2と切換装置14とCPUI 6とメモ
リ18とを1個のチップに収めたものである。
第1図においては、入力装置としてアルファニューメリ
ックを含むキーボード6aと、シリアルマウス6bと、
テンキーパッド6Cとが設けられている。これらの入力
装置は切換装置14に接続されている。ただし、キーボ
ード6aはワンチップマイコン12を介して切換装置1
4に接続されている。
切換装置14は、CPUI 6からの指令により各入力
装置の切り換えを行うスイッチ(不図示)と、入力デー
タ処理速度を本体のCPU4が処理するデータ処理速度
に合わせるための入力バッファ (不図示)とから成る
ものである。尚、本実施例における切換装置14は第2
図に示した入力デバイスセレクタ56と同一のものであ
る。
切換装置14に各入力装置から並行してデータが送られ
た場合には、CPU16は、たとえば最初に入力された
データを本体のCPU4に転送するように切換装置14
のスイッチを制御する。さらに、本実施例においてはメ
モリ18を設けているため、CPU16は、上記最初に
入力されたデータよりも遅く入力されたデータをメモリ
1Bに記憶しておき、最初に入力されたデータが本体の
CP[J4によって処理されたのちに他のデータを転送
する。
次に、本実施例の入力デハイスセレクタの動作について
説明する。
最初にキーボード6aだけからデータの入力があった場
合を考える。キーボード6aからの入力データはワンチ
ップマイコン12を介して切換装置14に送られる。C
PU16は切換装置14のスイッチを切り換えてそのデ
ータを本体のCPU4に転送する。本体のCPU4は送
られたデータを自分のタイミングで読み取り実行する。
次に、3つの入力装置から並行してデータが入力された
場合について考える。今、特にシリアルマウス6bから
データの入力が始まり、この入力が終了する前にテンキ
ーパッド6C、キーボード6aの1頓にデータが入力さ
れたとする。この場合、CPU16はシリアルマウス6
bにスイッチを切り換えるように指令する。このデータ
は、本体のCPLJ4に転送され、本体のCPU4にお
いて処理される。一方、他の入力装置からのデータはシ
リアルマウス6bからのデータが本体のCPU4に転送
されている間、メモリ18に記憶される。
そしてシリアルマウス6bからのデータが本体のCPU
4によって処理された後、シリアルマウス6bの次に入
力されたテンキーパッド6Cからのデータがメモリ18
から呼び出され本体のCPU4に転送される。最後にキ
ーボード6aからのデータが同様にメモリ18から呼び
出され本体のCPU4に転送され、本体のCPU4への
データ転送が終了する。
上記の実施例では、入力デバイスセレクタとしてワンチ
ップマイコンと切換装置とCPUとを1個のチップに収
めて形成したことにより、この入力デバイスセレクタが
ボードに占める面積が小さくなる。このため、小スペー
ス化を図り、スペース効率を向上させることができる。
また、入力デハイスセレクタに切換装置のスイッチの切
換制御を専門に行うCPUを設けているために、本体の
CPUは、二の切換制御を行う必要がない。したがって
、本体のCPUの負担を軽くしてデータ処理時間の短縮
算を図り、パーソナルコンピュータのデータ処理能力を
向上させることができる。
〔発明の効果] 以上説明したように本発明によれば、制御手段を設け、
ワンチップマイコンと切換手段と制御手段とを一つの千
ノブに収めて形成したことにより、スペース効率の向上
を図ることができるとともに、本体のCPLJの負担を
軽減することができる入力デバイスセレクタを提供する
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例である入力デバイスセレクタ
を説明するための概略ブロック図、第2図は従来の入力
デバイスセレクタを説明するための概略ブロック図であ
る。 2・・・入力デバイスセレクタ、 本体のCPU、6a・・・ ノリアルマウス、 テンキーパッド、 ワンチップマイコン、14・・ CPU、18・・・メモリ。 キーボード、 4 ・・・ 6 b ・・ 6 c ・・ l 2 ・・・ 16 ・・・ 切換装置、

Claims (2)

    【特許請求の範囲】
  1. (1)キーボードのコードを読み出すワンチップマイコ
    ンと、前記キーボードを含む複数の入力手段を切り換え
    る切換手段と、前記各入力手段から送られた入力信号の
    うち出力すべき信号を判断し前記切換手段を制御する制
    御手段とを備え、前記ワンチップマイコンと前記切換手
    段と前記制御手段とを一つのチップに収めて形成したこ
    とを特徴とする入力デバイスセレクタ。
  2. (2)前記入力手段からの信号を記憶しておく記憶手段
    を前記チップ内に形成した請求項1記載の入力デバイス
    セレクタ。
JP2261653A 1990-09-29 1990-09-29 入力デバイスセレクタ Pending JPH04138513A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2261653A JPH04138513A (ja) 1990-09-29 1990-09-29 入力デバイスセレクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2261653A JPH04138513A (ja) 1990-09-29 1990-09-29 入力デバイスセレクタ

Publications (1)

Publication Number Publication Date
JPH04138513A true JPH04138513A (ja) 1992-05-13

Family

ID=17364900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2261653A Pending JPH04138513A (ja) 1990-09-29 1990-09-29 入力デバイスセレクタ

Country Status (1)

Country Link
JP (1) JPH04138513A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293332A (ja) * 1986-06-11 1987-12-19 Ricoh Co Ltd 入力制御装置
JPS6413615A (en) * 1987-07-08 1989-01-18 Hitachi Ltd Input interface for electronic controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293332A (ja) * 1986-06-11 1987-12-19 Ricoh Co Ltd 入力制御装置
JPS6413615A (en) * 1987-07-08 1989-01-18 Hitachi Ltd Input interface for electronic controller

Similar Documents

Publication Publication Date Title
KR890007157A (ko) 데이타 프로세서
JP2753123B2 (ja) 制御モード選択式通信コントローラ
JPH04138513A (ja) 入力デバイスセレクタ
JPH02125518A (ja) 半導体集積回路
JPH0425585B2 (ja)
US5179668A (en) Signal processor
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JPS63175910A (ja) デ−タ処理装置
JPH11306073A (ja) 情報処理装置
KR100206471B1 (ko) 동기식 전송시스템의 데이터통신채널 처리장치
JPS5750059A (en) Status history memory system
JPH02226548A (ja) 磁気ディスク装置
JP2569765B2 (ja) 信号処理集積回路装置
KR920002553B1 (ko) 컴퓨터의 fdd 제어시스템
JPH0317143B2 (ja)
JPH07226439A (ja) 半導体集積回路
JPS6389951A (ja) キヤツシユメモリ装置
JPS63118854A (ja) デ−タ転送制御方式
JPH0895895A (ja) 情報処理装置におけるシリアルポートi/o機器の制御装置
JPS6314242A (ja) メモリ拡張方式
JPH0262781A (ja) メモリ回路
JPS62232053A (ja) マイクロコンピユ−タの動作速度制御装置
JPH01205257A (ja) 集積回路
JPS63158635A (ja) 複数os実行方式
JPH0667769A (ja) シングルチップマイクロコンピュータ