JPH04137734A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に半導体集
積回路に用いる高速動作で使用されるバイポーラトラン
ジスタの製造方法に関する。

（従来の技術） バイポーラトランジスタの形成に際し、Ｓｉや５ｉＧｅ
を選択的に堆積してベース層を形成する手法においては
、従来、選択的に堆積した薄膜で真性領域のみを形成し
、その後ポリシリコン等を用いたベース引き出し電極、
外部ベースとのリンク領域を形成するという方法か用い
られていた。

このため、選択的に堆積した薄膜によって真性ベース領
域を形成した後に引き出し電極やリンク領域を形成しな
ければならないため、真性ベース領域の薄膜ベース層の
形成直後にエミッタを直接形成することができず、最も
制御されている薄膜ベース層の堆積直後のプロファイル
をエミッタの形成まで維持することが困難であると言う
問題があった。

（発明が解決しようとする課題） 本発明は前記実情に鑑みてなされたもので、最も制御さ
れている薄膜ベース層の堆積直後のプロファイルをエミ
ッタの形成まで維持し、高速で信頼性の高いバイポーラ
トランジスタを提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） そこで本発明では、ベース引き出し電極およびリンク領
域を形成して、真性領域となる領域を予め規定し、この
領域を除く領域を絶縁膜で被覆しておき、この状態で、
薄膜ベース層を堆積し、さらにこの薄膜の堆積によって
リンク領域とベース引き出し電極へのコンタクトを同時
に形成し、引き続きエミッタ層を形成するようにしてい
る。

（作用） 予めそれ以外の領域を絶縁膜で被覆しておき、その状態
で選択的に薄膜ベース層を堆積することによってリンク
領域とベース引き出し電極へのコンタクトを同時に形成
するため、この後すくエミッタ形成過程へ進めることが
でき、堆積直後のプロファイルをエミッタの形成まで維
持することができる。

従って、極めて薄いベース層をもつバイポーラトランジ
スタを得ることができ、微細化および高速化が可能とな
る。

（実施例） 以下に、本発明実施例のバイポーラトランジスタの製造
工程について図面を参照しつつ詳細に説明する。

第１図（ａ）乃至第１図（ｇ）は本発明実施例のプレー
ナタイプのバイポーラトランジスタの製造工程図である
。

まず、第１図（ａ）に示すように、ｐ型シリコン基板１
上にエピタキシャル成長によりｎ＋型埋め込み層２およ
びｎ型エピタキシャル層３を順次堆積する。

この後第１図（ｂ）に示すように、素子分離絶縁膜４を
形成して被処理基板に活性領域を形成した後、表面に薄
い酸化シリコン膜５および薄い窒化シリコン膜６を順次
堆積する。

続いて、第１図（Ｃ）に示すように、この上層にボロン
添加の多結晶シリコン層７および酸化シリコン膜８を順
次堆積したのち、リソグラフィによって形成したレジス
トパターンをマスクとしてリアクティブ・イオン・エツ
チング（ＲＩ　Ｅ）法により酸化シリコン膜８、多結晶
シリコン７を順次選択的にエツチング除去し、真性ベー
ス領域となる部分に開孔を形成し、レジストを剥離する
。

そして、第１図（ｄ）に示すように、この状態で露出し
ている多結晶シリコン７の側面に熱酸化あるいは酸化シ
リコン膜堆積後エッチバックするなどの手法を用いて酸
化シリコン膜による側壁９を形成する。

さらに第１図（ｅ）に示すように、この状態で熱燐酸を
用いて窒化シリコン膜６をエツチングしてオーバーハン
グ形状を形成し、多結晶シリコン７の下の面まで露出さ
せその後、薄い酸化シリコン膜５を除去しシリコン基板
３を露出せしめる。

この状態で第１図（ｒ）に示すように、ｐ型シリコン層
１０をシリコン基板３上にボロン添加の多結晶シリコン
層７と接するまで選択的に堆積する。

このとき、このトランジスタはｐ型シリコン層１０を用
いているためＢＩＴとなるが、このｐ型シリコン層１０
に代えて５ｉＧｅ層を用いればＳＬ−へテロ接合バイポ
ーラトランジスタ（ＨＢ　Ｔ）になる。この堆積により
、真性ベース領域、側壁の下のリンク領域、ボロン添加
の多結晶シリコン層７との界面でのベース引き出し電極
のコンタクトを同時に形成する。

この後、第１図（ｇ）に示すように、砒素添加の多結晶
シリコン層１２を堆積し、必要に応じて多結晶シリコン
層１２から砒素を拡散してエミッタ１１を形成する。

このようにして形成されたバイポーラトランジスタは、
ベース層の形成後エツチング工程などを経ることなく引
き続きエミッタ拡散を行うことができるため、ベース層
堆積直後のプロファイルをエミッタの形成まで維持し得
、極めて薄いベース層をもつバイポーラトランジスタを
得ることができ、高速化が可能となる。

次に本発明の第２の実施例として、ベースコンタクトを
側面からとるタイプのトランジスタの製造方法について
説明する。

第２図（ａ）乃至第２図（ｆ）はこの製造工程を示す断
面図である。

まず、第２図（ａ）に示すように、ｐ型シリコン基板２
１上にｎ＋型埋め込み層２２およびｎ型エピタキシャル
層２３を順次エピタキシャル成長させる。

続いて、第２図（ｂ）に示すように、素子分離用の酸化
シリコン膜２４を形成して素子領域を形成した後、熱酸
化により薄い酸化シリコン膜２５を形成し、さらにボロ
ン添加の多結晶シリコン層２６と酸化シリコン膜２７を
順次堆積する。

この状態で、第２図（Ｃ）に示すように、リソグラフィ
によって形成したレジストパターン（図示せず）をマス
クとして真性領域となる部分の酸化シリコン膜２７、多
結晶シリコン膜２６を順次リアクティブ、イオン、エツ
チング（ＲＩ　Ｅ）によってエツチング除去し、レジス
トを剥離する。

この後、第２図（ｄ）に示すように、薄い酸化シリコン
膜２５を除去しシリコン基板２３を露出せしめる。

そして、第２図（ｅ）に示すように、ｐ型シリコンゲル
マニウム層２８をシリコン基板２３上に選択的に堆積し
、ボロン添加の多結晶シリコン２６の側面と接するよう
にする。この堆積により、真性ベース領域の形成と、真
性ベース領域とボロン添加の多結晶シリコン２６側面の
界面でのベース引き出しのためのコンタクトとを同時に
形成する。

最後に、第２図（ｆ）に示すように、砒素添加の多結晶
シリコン３０を堆積し、必要に応じて多結晶シリコン層
３０から砒素を拡散しエミ・ツタを兎２９を形成する。

この場合も前記第１の実施例と同様、ベース層の形成に
続いてエミッタを形成することができ、微細で信頼性の
高いバイポーラトランジスタを形成することができる。

なお、この例ではベース層に５ＩＧｅ層を用いたためＨ
ＢＴが形成されるか、Ｓｉ層を用いるようにすればＢＪ
Ｔが形成される。

また、前記第１および第２の実施例ではシリコンバイポ
ーラトランジスタについて説明したが、半導体層として
化合物半導体を用いた化合物半導体バイポーラトランジ
スタにも適用可能である。

〔発明の効果〕

本発明によれば、最も制御されている薄膜ベース層の堆
積直後のプロファイルをエミッタの形成まで維持し、さ
らにこの薄膜の堆積によってリンク領域とベース引き出
し電極へのコンタクトを同時に形成することができ微細
でかつ高速のバイポーラトランジスタを形成することが
できる。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｇ）は本発明の第１の実施例
のバイポーラトランジスタの製造工程図、第２図（ａ）
乃至第２図（ｆ’）は本発明の第２の実施例のバイポー
ラトランジスタの製造工程図である。 １・・・ｐ型シリコン基板 ２・・・ｎ＋型埋め込み層 ３・・・ｎ型エピタキシャル層 ４・・・素子分離絶縁膜 ５・・・酸化シリコン膜 ６・・・窒化シリコン膜 ７・・・多結晶シリコン膜 ８・・・酸化シリコン膜 ９・・・酸化シリコン膜（側壁絶縁膜）１０・・・ベー
ス層、 １１・・・エミッタ層、 １２・・・多結晶シリコン層 ２１・・・ｐ型シリコン基板 ２２・・・ｎ　型埋め込み層 ２３・・・ｎ型エピタキシャル層 ２４・・・素子分離絶縁膜 ２５・・・酸化シリコン膜 ２６・・・多結晶シリコン膜 ２７・・・酸化シリコン膜 ２８・・・ベース層、 ２つ・・・エミッタ層、 多結晶シリ コ ン層。 第 ！ 図 （ａ） 第 図 （ｂ） 第 図 （Ｃ） 第 図 （（ｊ） 第 図 （ｅ） 第 ！ 図 （ｆ） 第 図 第２ 図 （ａ） 第 図 （ｂン 第 図 （Ｃ） 第 図 （ｄ） 第 図 Ｃｅ） 第 図 （ｆ）

Claims (1)

1. 【特許請求の範囲】 コレクタ層としての第１導電型の半導体層を表面に有す
   る半導体基板上に、金属または第２導電型不純物を添加
   した多結晶シリコンまたはポリサイドからなるベース引
   き出し電極を形成する工程と、 真性ベース形成領域とリンク領域を予め規定するように
   絶縁膜を形成する絶縁膜形成工程と、第２導電型の半導
   体層を選択的に堆積して 真性ベース領域とリンク領域とを形成するとともにベー
   ス引き出し電極へのコンタクトを同時に形成するベース
   層形成工程と、 引き続きエミッタ層を形成するエミッタ形成工程とを含
   むことを特徴とする半導体装置の製造方法。