JPH04130977A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04130977A JPH04130977A JP2252675A JP25267590A JPH04130977A JP H04130977 A JPH04130977 A JP H04130977A JP 2252675 A JP2252675 A JP 2252675A JP 25267590 A JP25267590 A JP 25267590A JP H04130977 A JPH04130977 A JP H04130977A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- volatile memory
- data
- nonvolatile memory
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特にシングルチ
ップ・マイクロコンピュータＬＳＩに関する。
ップ・マイクロコンピュータＬＳＩに関する。
従来のシングル・チップ・マイクロコンピュータでは、
それに付加する不揮発性メモリにデータを転送させよう
としても、−旦外部からこのシングル・チップ・マイク
ロコンピュータのＲＡＭメモリ（データ・メモリ）にデ
ータを転送してから、シングル・チップ・マイクロコン
ピュータの不揮発性メモリに転送しなければならなかっ
た。
それに付加する不揮発性メモリにデータを転送させよう
としても、−旦外部からこのシングル・チップ・マイク
ロコンピュータのＲＡＭメモリ（データ・メモリ）にデ
ータを転送してから、シングル・チップ・マイクロコン
ピュータの不揮発性メモリに転送しなければならなかっ
た。
また、各ＣＰＵニア７、ＲＯＭメ−Ｔ−リ、ＲＡＭメモ
リ、不揮発性メモリなどはすべて一つの共通の電源を使
用していた。
リ、不揮発性メモリなどはすべて一つの共通の電源を使
用していた。
第２図はこのような従来のシングル・チップ・マイクロ
コンピュータの簡単なブロック図である。第２図におい
て、不揮発性メモリ２０５に転送させるべき外部データ
は、ＲＯＭメモリ２０２のインストラクションによって
、ＣＰＵコア２０１の制御下で一時的にＲＡＭメモリ２
０３上に転送され、そして次にインタフェース２０４を
通して不揮発性メモリ２０５に転送される。このため、
転送の制御手順をＲＯＭメモリ２０２に任さなければな
らず、またＲＡＭメモリ２０３も余分に使用するため、
全体的な使用効率が下がり、また電源がすべて共通なた
め、ＬＳＩ全体の電源を投入して、ＬＳＩ全体を稼働状
態にしないと不揮発性メモリ２０５が使用できないとい
った問題点があった。
コンピュータの簡単なブロック図である。第２図におい
て、不揮発性メモリ２０５に転送させるべき外部データ
は、ＲＯＭメモリ２０２のインストラクションによって
、ＣＰＵコア２０１の制御下で一時的にＲＡＭメモリ２
０３上に転送され、そして次にインタフェース２０４を
通して不揮発性メモリ２０５に転送される。このため、
転送の制御手順をＲＯＭメモリ２０２に任さなければな
らず、またＲＡＭメモリ２０３も余分に使用するため、
全体的な使用効率が下がり、また電源がすべて共通なた
め、ＬＳＩ全体の電源を投入して、ＬＳＩ全体を稼働状
態にしないと不揮発性メモリ２０５が使用できないとい
った問題点があった。
従来、不揮発性メモリ２０５にデータを転送するには、
前述したようにＲＯＭメモリ、ＲＡＭメモリ２０３を使
用したりＬＳＩが稼働状態になっていなければならず、
使用効率が下がり、手間がかかるなどの問題点があった
。
前述したようにＲＯＭメモリ、ＲＡＭメモリ２０３を使
用したりＬＳＩが稼働状態になっていなければならず、
使用効率が下がり、手間がかかるなどの問題点があった
。
本発明の目的は、従来の欠点を改良し、外部からインタ
フェースを通して不揮発性メモリと直接外部データの入
出力が行えるようにし、ＲＯＭメモリやＲＡＭメモリ等
の使用効率を向上させ、電源未投入時や非稼働状態時で
も不揮発性メモリを使用可能としたマイクロコンピュー
タを提供することにある。
フェースを通して不揮発性メモリと直接外部データの入
出力が行えるようにし、ＲＯＭメモリやＲＡＭメモリ等
の使用効率を向上させ、電源未投入時や非稼働状態時で
も不揮発性メモリを使用可能としたマイクロコンピュー
タを提供することにある。
〔課題を解決するための手段〕
本発明のマイクロコンブータの構成は、不揮発性メモリ
と中央処理装置とを同一チップ上に配置したマイクロコ
ンピュータにおいて、前記装置を介した前記不揮発性メ
モリへの書き込み・読み出し手段と、前記装置を介さず
直接に前記不揮発性メモリへ書き込み・読み出しを行う
インタフェースと、前記装置に供給する電源端子と、前
記装置に供給する電源端子と独立した前記不揮発性メモ
リの電源端子とを具備したことを特徴とする。
と中央処理装置とを同一チップ上に配置したマイクロコ
ンピュータにおいて、前記装置を介した前記不揮発性メ
モリへの書き込み・読み出し手段と、前記装置を介さず
直接に前記不揮発性メモリへ書き込み・読み出しを行う
インタフェースと、前記装置に供給する電源端子と、前
記装置に供給する電源端子と独立した前記不揮発性メモ
リの電源端子とを具備したことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のシングル・チップ・マイク
ロコンピュータの機能構成を示す簡単なブロック図であ
る。
ロコンピュータの機能構成を示す簡単なブロック図であ
る。
第１図において、本実施例のシングル・チップ・マイク
ロコンピュータは、インストラクションやデータを記憶
しているＲＯＭメモリ１０２と、データを一時的に記憶
することが出来るＲＡＭメモリ１０３と、前記ＲＯＭメ
モリ１０２のインストラクションを実行したり前記ＲＡ
Ｍメモリ１０３と外部間でデータの入出力などを行うＣ
ＰＵｌ０１と、電気的にデータのか書き込み・読み出し
が行う事が出来て電源を切っても内容が失われない不揮
発性メモリ１０５と、前記ＣＰＵｌ０Ｉと前記不揮発性
メモリ１０５との間でデータの入出力を行うインタフェ
ース１０４と、前記ＣＰＵｌ０１の前記ＲＯＭメモリ１
０２と前記ＲＡＭメモリ１０Ｂと前記不揮発性メモリ１
０５と前記インタフェース１０４の電源を管理する主電
源１０６と、前記ＣＰＵコア１０１を介せずに前記イン
タフェース１０５と外部との間でデータの入出力をおこ
なう通信手段１０７と、前記不揮発性メモリ１゜５と前
記インタフェース１０４の電源を管理するために用意さ
れた不揮発性メモリ専用電源１ｏ８とを備えている。
ロコンピュータは、インストラクションやデータを記憶
しているＲＯＭメモリ１０２と、データを一時的に記憶
することが出来るＲＡＭメモリ１０３と、前記ＲＯＭメ
モリ１０２のインストラクションを実行したり前記ＲＡ
Ｍメモリ１０３と外部間でデータの入出力などを行うＣ
ＰＵｌ０１と、電気的にデータのか書き込み・読み出し
が行う事が出来て電源を切っても内容が失われない不揮
発性メモリ１０５と、前記ＣＰＵｌ０Ｉと前記不揮発性
メモリ１０５との間でデータの入出力を行うインタフェ
ース１０４と、前記ＣＰＵｌ０１の前記ＲＯＭメモリ１
０２と前記ＲＡＭメモリ１０Ｂと前記不揮発性メモリ１
０５と前記インタフェース１０４の電源を管理する主電
源１０６と、前記ＣＰＵコア１０１を介せずに前記イン
タフェース１０５と外部との間でデータの入出力をおこ
なう通信手段１０７と、前記不揮発性メモリ１゜５と前
記インタフェース１０４の電源を管理するために用意さ
れた不揮発性メモリ専用電源１ｏ８とを備えている。
第１図において、主電源１０６が投入されているものと
する。この場合は従来の技術と同じで、不揮発性メモリ
１０５に転送させるべき外部データは、ＲＯＭメモリ１
０２のインストラクションによって、ＣＰＵコア１０１
の制御下で一時的にＲＡＭメモリ１０３に転送され、そ
して次にインタフェース１０４を通して不揮発性メモリ
１０５に転送される。このように従来の使用方法を採る
事もできる。ここで主電源１０６が投入されておらず、
不揮発性メモリ専用電源１０８のみが投入されているも
のとする。そうすると、ＣＰＵコア１０１、ＲＯＭメモ
リ１０２．ＲＡＭメモリ１０３は使用出来ないが、不揮
発性メモリ１０５とインタフェース１０４は使用できる
。こうする事により、通信手段１０７を介して不揮発性
メモリ１０５と外部とのデータの入出力を行う事が出来
、不揮発性メモリ１０５に対してデータを読み書きする
ことが可能なのである。つまりＣＰＵコア１０１、ＲＯ
Ｍメモリ１０２．ＲＡＭメモリ１０３、主電源１０６を
意識せずに、不揮発性メモリ１０５と外部との入出力を
行う事が可能なわけである。
する。この場合は従来の技術と同じで、不揮発性メモリ
１０５に転送させるべき外部データは、ＲＯＭメモリ１
０２のインストラクションによって、ＣＰＵコア１０１
の制御下で一時的にＲＡＭメモリ１０３に転送され、そ
して次にインタフェース１０４を通して不揮発性メモリ
１０５に転送される。このように従来の使用方法を採る
事もできる。ここで主電源１０６が投入されておらず、
不揮発性メモリ専用電源１０８のみが投入されているも
のとする。そうすると、ＣＰＵコア１０１、ＲＯＭメモ
リ１０２．ＲＡＭメモリ１０３は使用出来ないが、不揮
発性メモリ１０５とインタフェース１０４は使用できる
。こうする事により、通信手段１０７を介して不揮発性
メモリ１０５と外部とのデータの入出力を行う事が出来
、不揮発性メモリ１０５に対してデータを読み書きする
ことが可能なのである。つまりＣＰＵコア１０１、ＲＯ
Ｍメモリ１０２．ＲＡＭメモリ１０３、主電源１０６を
意識せずに、不揮発性メモリ１０５と外部との入出力を
行う事が可能なわけである。
以上説明したように、本発明のマイクロコンビ二一夕に
よれば、特にシングル・チップ・マイクロコンピュータ
の主電源を投入する、あるいは稼働状態にすることなく
、特にＣＰＵコアやＲＯＭメモリ、ＲＡＭメモリ等を意
識せずに、外部と不揮発性メモリとのデータの入出力が
行えるため、メモリの使用効率が向上し、チップを稼働
状態にしなくてもよい事により主電源の必要性がなくな
ることによる作業条件が簡易化するという効果がある。
よれば、特にシングル・チップ・マイクロコンピュータ
の主電源を投入する、あるいは稼働状態にすることなく
、特にＣＰＵコアやＲＯＭメモリ、ＲＡＭメモリ等を意
識せずに、外部と不揮発性メモリとのデータの入出力が
行えるため、メモリの使用効率が向上し、チップを稼働
状態にしなくてもよい事により主電源の必要性がなくな
ることによる作業条件が簡易化するという効果がある。
第１図は本発明の一実施例のシングル・チップ・マイク
ロコンピュータの機能構成を示すブロック図、第２図は
従来のシングル・チップ・マイクロコンピュータの機能
構成を示すブロック図である。 １０１．２０１・・・ＣＰＵコア、１０２，２０２・・
・ＲＯＭメモリ、１０３．−２０３・・・ＲＡＭメモリ
、１０４，２０４・・・インタフェース、１０５゜２０
５・・・不揮発性メモリ、１０６，２０６・・・主電源
、 ７・・・通信手段、 ８・・・不揮発性メモリ 専用電源。
ロコンピュータの機能構成を示すブロック図、第２図は
従来のシングル・チップ・マイクロコンピュータの機能
構成を示すブロック図である。 １０１．２０１・・・ＣＰＵコア、１０２，２０２・・
・ＲＯＭメモリ、１０３．−２０３・・・ＲＡＭメモリ
、１０４，２０４・・・インタフェース、１０５゜２０
５・・・不揮発性メモリ、１０６，２０６・・・主電源
、 ７・・・通信手段、 ８・・・不揮発性メモリ 専用電源。
Claims (1)
- 不揮発性メモリと中央処理装置とを同一チップ上に配置
したマイクロコンピュータにおいて、前記装置を介した
前記不揮発性メモリへの書き込み・読み出し手段と、前
記装置を介さず直接に前記不揮発性メモリへ書き込み・
読み出しを行うインタフェースと、前記装置に供給する
電源端子と、前記装置に供給する電源端子と独立した前
記不揮発性メモリの電源端子とを具備したことを特徴と
するマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252675A JPH04130977A (ja) | 1990-09-21 | 1990-09-21 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252675A JPH04130977A (ja) | 1990-09-21 | 1990-09-21 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130977A true JPH04130977A (ja) | 1992-05-01 |
Family
ID=17240677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2252675A Pending JPH04130977A (ja) | 1990-09-21 | 1990-09-21 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130977A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04169984A (ja) * | 1990-11-01 | 1992-06-17 | Mita Ind Co Ltd | 半導体集積回路 |
| JP2008152443A (ja) * | 2006-12-15 | 2008-07-03 | Nec Computertechno Ltd | 電子部品、基板、データ書き込みシステム、電源制御方法 |
-
1990
- 1990-09-21 JP JP2252675A patent/JPH04130977A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04169984A (ja) * | 1990-11-01 | 1992-06-17 | Mita Ind Co Ltd | 半導体集積回路 |
| JP2008152443A (ja) * | 2006-12-15 | 2008-07-03 | Nec Computertechno Ltd | 電子部品、基板、データ書き込みシステム、電源制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3896372B2 (ja) | データ処理システム | |
| US5689714A (en) | Method and apparatus for providing low power control of peripheral devices using the register file of a microprocessor | |
| JPH03144879A (ja) | 携帯型半導体記憶装置 | |
| JPH04130977A (ja) | マイクロコンピュータ | |
| JPS5894049A (ja) | マイクロコンピユ−タ | |
| JPH05165641A (ja) | シングルチップマイクロコンピュータ | |
| JPH01255036A (ja) | マイクロプロセッサ | |
| JPS58101360A (ja) | デ−タ処理装置 | |
| JPH02165344A (ja) | ホットスタンバイ方式 | |
| JPH02176882A (ja) | 半導体集積回路 | |
| JPH04160549A (ja) | パーソナルコンピュータシステム | |
| JPH02226352A (ja) | システムｌｓｉ | |
| JPS6057456A (ja) | マイクロプロセツサのメモリアクセス装置 | |
| JPH04130976A (ja) | マイクロコンピュータ | |
| JPS6279557A (ja) | 直接メモリアクセス方式 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS6398064A (ja) | 汎用制御装置 | |
| JPS6385958A (ja) | システム制御方式 | |
| JPH0535691A (ja) | プロセツサ間通信方式 | |
| JPS59231667A (ja) | マイクロプロセツサ周辺素子 | |
| JPH02287783A (ja) | Ｉｃカード処理システム | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPS6370358A (ja) | 半導体フアイル装置 |