JPS6398064A - 汎用制御装置 - Google Patents
汎用制御装置Info
- Publication number
- JPS6398064A JPS6398064A JP61242930A JP24293086A JPS6398064A JP S6398064 A JPS6398064 A JP S6398064A JP 61242930 A JP61242930 A JP 61242930A JP 24293086 A JP24293086 A JP 24293086A JP S6398064 A JPS6398064 A JP S6398064A
- Authority
- JP
- Japan
- Prior art keywords
- input
- register
- user
- driver
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサ等のロジックＬＳＩに係り
、特にユーザがチップ周辺の制御信号を生成するのに好
適な汎用制御装置に関する。
、特にユーザがチップ周辺の制御信号を生成するのに好
適な汎用制御装置に関する。
従来のマイクロプロセッサは演算結果がＯ１負あるいは
オーバーフローしたか等を示すコンディションコードレ
ジスタ、および割込み可能レベル等を指定するコントロ
ールレジスタ等を含んでいる。これらレジスタはリセッ
ト信号入力時にはその一部が初期値設定され、またその
レジスタ内の情報はソフトウェアにより書換え読出し可
能な構成となっていた。また、これらレジスタ内の情報
の一部はＬＳＩ内部の制御回路を通して出力される。
オーバーフローしたか等を示すコンディションコードレ
ジスタ、および割込み可能レベル等を指定するコントロ
ールレジスタ等を含んでいる。これらレジスタはリセッ
ト信号入力時にはその一部が初期値設定され、またその
レジスタ内の情報はソフトウェアにより書換え読出し可
能な構成となっていた。また、これらレジスタ内の情報
の一部はＬＳＩ内部の制御回路を通して出力される。
第２図に従来のマイクロプロセッサのコンディションコ
ードレジスタおよびコントロールレジスタ６周辺の構成
を示す、リセット信号が入力されるとレジスタ６の一部
は７で設定した初期値をセットされる。このレジスタ６
の内容はソフトウェア（プログラム）によって書換え読
出し可能である。またレジスタ６内の情報の一部は制御
回路８に入力され、チップ外部との制御を行なう外部信
号として出力ドライバ９、入力ドライバ１０を通してＬ
ＳＩ上の外部パッド５に接続される。なおこの種の装置
として関連するものには例えば１６ビツトマイクロプロ
セツサ６８０００ユーザマニユアル等が挙げられる。
ードレジスタおよびコントロールレジスタ６周辺の構成
を示す、リセット信号が入力されるとレジスタ６の一部
は７で設定した初期値をセットされる。このレジスタ６
の内容はソフトウェア（プログラム）によって書換え読
出し可能である。またレジスタ６内の情報の一部は制御
回路８に入力され、チップ外部との制御を行なう外部信
号として出力ドライバ９、入力ドライバ１０を通してＬ
ＳＩ上の外部パッド５に接続される。なおこの種の装置
として関連するものには例えば１６ビツトマイクロプロ
セツサ６８０００ユーザマニユアル等が挙げられる。
上記従来技術は、チップユーザがソフトウェアで周辺機
器を任意に制御する方式については配慮されておらず、
プロセッサ周辺にさらにハードウェアを追加して対応し
なければならないという問題があった。
器を任意に制御する方式については配慮されておらず、
プロセッサ周辺にさらにハードウェアを追加して対応し
なければならないという問題があった。
本発明の目的は、ユーザがプロセッサ外部の制御信号を
ソフトウェアによって任意に作ることができることを可
能とするハードウェアを提供することにある。
ソフトウェアによって任意に作ることができることを可
能とするハードウェアを提供することにある。
上記目的は第１図の如く、従来のコンディションコード
レジスタおよびコントロールレジスタ６と同機能のレジ
スタをさらにユーザ用のコントロールレジスタ２として
追加し、プロセッサ１が実行する命令セットの中にこの
レジスタ２を書き換えあるいは読出しをするための命令
を追加し、さらにこのレジスタ２の全部または一部をチ
ップの外部パッド５と接続することにより、達成される
。
レジスタおよびコントロールレジスタ６と同機能のレジ
スタをさらにユーザ用のコントロールレジスタ２として
追加し、プロセッサ１が実行する命令セットの中にこの
レジスタ２を書き換えあるいは読出しをするための命令
を追加し、さらにこのレジスタ２の全部または一部をチ
ップの外部パッド５と接続することにより、達成される
。
さらに、レジスタ２にリセット時にセットする初期値設
定用メモリ３およびレジスタ２と外部パッド５を結ぶデ
ータ線の極性（入力あるいは出力）をユーザが任意に設
定できるように、Ｅ”ＰＲＯＮ等の不揮発性メモリの出
力情報を用いる。
定用メモリ３およびレジスタ２と外部パッド５を結ぶデ
ータ線の極性（入力あるいは出力）をユーザが任意に設
定できるように、Ｅ”ＰＲＯＮ等の不揮発性メモリの出
力情報を用いる。
ユーザコントロールレジスタ２は従来のコンディション
コードレジスタおよびコントロールレジスタ６と同様に
構成する。初期値設定をユーザが任意に設定するために
は初期値設定用メモリ３をＥ２ＰＲＯＭ等の不揮発性素
子で構成すればよい、入出力ドライバをユーザが任意に
選択する方式も［！！ＦＲＯＭ等の不揮発性素子で記憶
した値を選択スイッチの制御信号として利用すれば構成
することができる。
コードレジスタおよびコントロールレジスタ６と同様に
構成する。初期値設定をユーザが任意に設定するために
は初期値設定用メモリ３をＥ２ＰＲＯＭ等の不揮発性素
子で構成すればよい、入出力ドライバをユーザが任意に
選択する方式も［！！ＦＲＯＭ等の不揮発性素子で記憶
した値を選択スイッチの制御信号として利用すれば構成
することができる。
以下１本発明の一実施例を第１図により説明する。ユー
ザコントロールレジスタ２は、従来のプロセッサで使用
されていたコンディションコードレジスタおよびコント
ロールレジスタ６（第２図）と同じ構成である。リセッ
ト信号が入力されると初期値を設定する。この初期値は
Ｅ！ＰＲＯＮ等の不揮発性素子で構成された回路３で記
憶しておく、ユーザコントロールレジスタ２をソフトウ
ェアで書換えおよび読出しの手法は、新たな命令セット
を用意すれば、従来のコンディションコードレジスタお
よびコントロールレジスタ６の場合と同様に構成すれば
よい。
ザコントロールレジスタ２は、従来のプロセッサで使用
されていたコンディションコードレジスタおよびコント
ロールレジスタ６（第２図）と同じ構成である。リセッ
ト信号が入力されると初期値を設定する。この初期値は
Ｅ！ＰＲＯＮ等の不揮発性素子で構成された回路３で記
憶しておく、ユーザコントロールレジスタ２をソフトウ
ェアで書換えおよび読出しの手法は、新たな命令セット
を用意すれば、従来のコンディションコードレジスタお
よびコントロールレジスタ６の場合と同様に構成すれば
よい。
入出力ドライバの極性を指定する回路の一実施例を第３
図に示す、入出力ドライバ機能指定をするための情報は
Ｉ！”ＰＲＯＮ等の不揮発性素子で構成した回路１０に
記憶しておく、この情報が（ｂｚｅｂｘ 、ｂｏ ）＝
（１，Ｏ，Ｏ）の時には、ライン１２は定常Ｈレベル
、ライン１３は定常Ｌレベルとなるのでドライバ回路は
動作せず、入力ドライバ１１のみが動作するので外部か
らユーザコントロールレジスタ２への入力回路となる。
図に示す、入出力ドライバ機能指定をするための情報は
Ｉ！”ＰＲＯＮ等の不揮発性素子で構成した回路１０に
記憶しておく、この情報が（ｂｚｅｂｘ 、ｂｏ ）＝
（１，Ｏ，Ｏ）の時には、ライン１２は定常Ｈレベル
、ライン１３は定常Ｌレベルとなるのでドライバ回路は
動作せず、入力ドライバ１１のみが動作するので外部か
らユーザコントロールレジスタ２への入力回路となる。
（ｂ２゜ｂｚ ｅ ｂｏ ）＝ （Ｏｌｌｐ １）の時
には入力ドライバ１１は動作せず、出力ドライバのみが
動作するので、一般の出力回路となる。また、チップ出
力を複数個ワイヤードオアする場合にはハイインピーダ
ンスが必要なので１例えば（ｂｚ 、ｂＬ。
には入力ドライバ１１は動作せず、出力ドライバのみが
動作するので、一般の出力回路となる。また、チップ出
力を複数個ワイヤードオアする場合にはハイインピーダ
ンスが必要なので１例えば（ｂｚ 、ｂＬ。
ｂｏ ）＝ （０，０，１）のよいにして使用するにの
構成だと、ニードコントロールレジスタ２のビット情報
が１の場合、出力はハイインピーダンスとなり、Ｏの場
合出力Ｌレベルとなる。このＬレベルをワイヤードオア
して１つの機能を構成する。
構成だと、ニードコントロールレジスタ２のビット情報
が１の場合、出力はハイインピーダンスとなり、Ｏの場
合出力Ｌレベルとなる。このＬレベルをワイヤードオア
して１つの機能を構成する。
これら出力はＬＳＩチップの外部パッド５を通してチッ
プ外部に出力される。
プ外部に出力される。
本実施例によれば、ユーザがソフトウェアを用いてプロ
セッサ１の外部情報を任意に指定あるいは利用すること
ができる。そのため、プロセッサ外部にユーザが望む制
御を実現するのに効果がある。
セッサ１の外部情報を任意に指定あるいは利用すること
ができる。そのため、プロセッサ外部にユーザが望む制
御を実現するのに効果がある。
本発明によれば、プロセッサだけでユーザが望む外部制
御信号を任意に構成することができるので、新たなシス
テムを構成する場合にプロセッサ周辺のハードウェア量
を軽減することができる。
御信号を任意に構成することができるので、新たなシス
テムを構成する場合にプロセッサ周辺のハードウェア量
を軽減することができる。
新たなシステム構成例を第４図、第５図を用いて説明す
る。
る。
第４図はマルチパスをサポートしたシステム構成の一部
を示す。プロセッサ１が本発明を導入したプロセッサで
ある。このプロセッサはバス１６゜バス１７を、ユーザ
コントロールレジスタ２の内容を書換えるというソフト
ウェアによる操作によって実現することができる。プロ
セッサ１からのバス入出力１４は双方向性のドライバ１
５に接続されている。ユーザコントロールレジスタ２内
の情報は、このドライバ１５のどちらを使用するかを指
定できる。
を示す。プロセッサ１が本発明を導入したプロセッサで
ある。このプロセッサはバス１６゜バス１７を、ユーザ
コントロールレジスタ２の内容を書換えるというソフト
ウェアによる操作によって実現することができる。プロ
セッサ１からのバス入出力１４は双方向性のドライバ１
５に接続されている。ユーザコントロールレジスタ２内
の情報は、このドライバ１５のどちらを使用するかを指
定できる。
第５図はプロセッサ間のプロトコルをユーザコントロー
ルレジスタ２を用いて実現した例である。
ルレジスタ２を用いて実現した例である。
２つのプロセッサはソフトウェアによってユーザコント
ロールレジスタ２の情報を書換えたり、読出したりする
ことでプロトコルを実現することができる。
ロールレジスタ２の情報を書換えたり、読出したりする
ことでプロトコルを実現することができる。
このように１本発明のユーザコントロールレジスタはユ
ーザが任意に考えたプロセッサ周辺の制御を行なう場合
に有効である。
ーザが任意に考えたプロセッサ周辺の制御を行なう場合
に有効である。
第１図は本発明の一実施例の構成図、第２図は従来のマ
イクロプロセッサ等のコントロールレジスタ周辺の構成
図、第３図は本発明で使用する入出力ドライバの一実施
例の論理図、第４図は本発明を利用したマルチパス構成
のシステム例、第５図は本発明を利用したプロセッサ間
プロトコルを実現する構成例を示す説明図である。 ２・・・レジスタ、３・・・初期値設定用の不揮発性メ
モリ、４・・・機能指定可能な入出力ドライバ、１０・
・・入出力ドライバの機能指定用の不揮発性メモリ。 代理人 弁理士 小川勝男 −） 躬 ／凹 男２凹 躬 ３ 図 ２ユープ°゛コントロールしりスフ ４人出力Ｙライバ ５ タＬ与Ｐパ・ソ卜゛
イクロプロセッサ等のコントロールレジスタ周辺の構成
図、第３図は本発明で使用する入出力ドライバの一実施
例の論理図、第４図は本発明を利用したマルチパス構成
のシステム例、第５図は本発明を利用したプロセッサ間
プロトコルを実現する構成例を示す説明図である。 ２・・・レジスタ、３・・・初期値設定用の不揮発性メ
モリ、４・・・機能指定可能な入出力ドライバ、１０・
・・入出力ドライバの機能指定用の不揮発性メモリ。 代理人 弁理士 小川勝男 −） 躬 ／凹 男２凹 躬 ３ 図 ２ユープ°゛コントロールしりスフ ４人出力Ｙライバ ５ タＬ与Ｐパ・ソ卜゛
Claims (1)
- 【特許請求の範囲】 １、ソフトウェアによつて演算を実行するＬＳＩプロセ
ッサにおいて、リセット信号が入力された時に初期設定
可能でかつソフトウェアにより書換え読出し可能なレジ
スタを設け、そのレジスタ内のビット情報の全部または
一部をチップ外部に直接、入出力できる構成とした汎用
制御装置。 ２、レジスタにリセット信号入力時にセットする初期値
をユーザが任意に設定できるようにしたことを特徴とす
る第１項記載の汎用制御装置。 ３、レジスタ内のビット情報をチップ外部と結ぶ系を入
力系あるいは出力系にするのかをユーザが任意に設定で
きるようにしたことを特徴とする第１項記載の汎用制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242930A JPS6398064A (ja) | 1986-10-15 | 1986-10-15 | 汎用制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242930A JPS6398064A (ja) | 1986-10-15 | 1986-10-15 | 汎用制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6398064A true JPS6398064A (ja) | 1988-04-28 |
Family
ID=17096327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61242930A Pending JPS6398064A (ja) | 1986-10-15 | 1986-10-15 | 汎用制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6398064A (ja) |
-
1986
- 1986-10-15 JP JP61242930A patent/JPS6398064A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878174A (en) | Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions | |
| US6920551B1 (en) | Configurable processor system | |
| US5155819A (en) | Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions | |
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| US5689714A (en) | Method and apparatus for providing low power control of peripheral devices using the register file of a microprocessor | |
| US5410721A (en) | System and method for incrementing a program counter | |
| US5680632A (en) | Method for providing an extensible register in the first and second data processing systems | |
| US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
| KR100385493B1 (ko) | 재구성가능한프로그램상태워드를갖는마이크로콘트롤러 | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| JPS6398064A (ja) | 汎用制御装置 | |
| WO2002093390A1 (fr) | Processeur de donnees et procede pour mettre a jour une table de donnees | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| JPH0264740A (ja) | マイクロプロセッサ | |
| JP2731618B2 (ja) | エミュレータ | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JPH0155497B2 (ja) | ||
| JP3547012B2 (ja) | マイクロコンピュータ | |
| JPH0697435B2 (ja) | エバリエーションチップ | |
| JPH02181282A (ja) | シングルチップマイクロコンピュータ | |
| JP3057749B2 (ja) | 入出力ポート | |
| JP2515367B2 (ja) | Ｄｍａ転送制御装置 | |
| JPS63291135A (ja) | マイクロコンピュ−タ開発装置 | |
| JPS62117041A (ja) | マイクロコンピユ−タ | |
| JPS605982B2 (ja) | １チツプマイクロプロセツサのプログラムカウンタ設定方式 |