JPH04130833A - 多重化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は複数の低速データを一つの高速データに多重
化する多重化装置に関する。

「従来の技術」 第３図に従来の多重化装置の構成を示す、入力端子１及
び２に二つの低速データが入力される。

この二つの低速データは整時回路３に入力され、その出
力側に第４図ＣとＤに示す互に１８０°位相が異なる低
速データＤＲＩとＤＲ２に整時される。

整時回路３は二つのＤ型フリップフロップ３Ａと３Ｂに
よって構成され、これら二つのＤ型フリップフロップ３
Ａと３Ｂの各クロック入力端子ＧＫに整時タイミング発
生器４から整時タイミング信号Ｃａｌ　（第４図Ａ）と
ＣＫｙ２が与えられる。各り型フリップフロップ３Ａと
３Ｂは整時タイミング信号Ｃ）ｌとＣＫ′、Ａの各立上
りのタイミングで入力端子ｌと２に入力された低速信号
を読込み、整時タイミング信号ＣＫ！４とＣＫ％の各立
上りのタイミングで整時する。

整時タイミング発生器４は入力クロックの立上り毎に出
力の状態が反転するトリガ型フリンブフロップ４Ａと、
差動出力端子を持つドライバ４Ｂとによって構成され、
このドライバ４Ｂの出力端子から互に逆極性の整時タイ
ミング信号ＣＫ　′７２とＣＫｙ２を得ている。

整時回路３で整時された低速信号ＤＰＩと０１２２は切
替回路５に与えられる。切替回路５はゲート５Ａ、５Ｂ
とオアゲート５Ｃとによって構成される。

ゲート５Ａの一方の入力端子とゲート５Ｂの極性反転入
力端子には遅延素子６を通して整時タイミング信号の一
方の信号例えばＣＫ％を与え、遅延素子６で所定の時間
ｔｐａだけ遅延した切替信号Ｃ□８を与え、この切替信
号Ｃ，ＬＩＸ　　（第４図Ｅ）によって切替回路５を切
替制御する。

遅延素子６の遅延時間ｔｐｄは整時回路３における整時
タイミングから整時された信号の論理（Ｄ型フリップフ
ロンブ３Ａ、３Ｂの出力の論理）が充分安定するまでの
時間に設定される。具体的にはサンプリングクロンク（
図ではＣＬＫ）が低速から高速（例えば２５　ＭＨｚ　
〜１．５　ＧＨｚ又は５０ＭＨｚ〜３ＧＨｚ）まで変わ
るとき、最も高速のクロックのときでも、遅延時間ｔｐ
ｄは整時タイミング信号ＣＫｙ２の２周期に相当する時
間必要となる。

このように遅延時間ｔρｄをＣＫＩＡの２周期に相当す
る時間に設定することにより切替回路５において低速デ
ータＤＰＩ及びＤＲ２の中心位置で切替ることかできる
。

ゲー）５Ａと５Ｂにおいて切替られた低速データはオア
ゲー）５Ｃで論理和がとられ、多重化され第４図Ｆに示
す高速データＤ　ＭｔｌＸに変換される。

更にこの高速データＤ　ＫＵ＊は整時回路７で高速クロ
ックＣＫＩ／１　　（第４図Ｆ）の立上のタイミングで
整時され整時回路７から高速データＤＲＥＴとして出力
される。

「発明が解決しようとする課題」 従来の回路において切替回路５に与える切替信号Ｃ１Ｘ
は例えば同軸ケーブル等によって構成した遅延素子６を
用いている。この遅延素子６の遅延時間ｔｐｄを最高周
波数時に整時回路３の整時タイミングからＣＫｙ２のス
周期に相当する時間に設定するが、周波数を例えば２５
Ｍ）ｌｚ〜１．５ＧＨｚ或は５０ＭＨｚ〜３　ＧＨｚの
ように変化させると、この遅延時間ｔｐｄは周波数の変
化に対して一定しない不都合が生じる。

つまり周波数の変化に対して遅延素子６の遅延時間ｔｐ
ｄが常に最高周波数時の整時タイミングからＣＫＩＡの
Ａ周期に相当する時間を維持すれば誤動作しないが、周
波数の変化に対してその遅延時間ｔｐｄが短かくなって
しまうことがある。遅延素子６の遅延時間ｔｐｄが成る
周波数において短かくなると、切替回路５は整時回路３
においてデータが安定しないタイミングで切替動作を行
なってしまうことになる。

従って従来は遅延素子６として周波数の変化に対して遅
延時間を一定に維持する遅延素子を用いな（ではならな
いため、その遅延素子の入手にコストが掛かる欠点があ
る。

この発明の目的は整時タイミングと切替タイミングの位
相関係を遅延素子を用いることなく、常に一定の位相関
係を維持することができる多重化装置を提供することに
ある。

「課題を解決するための手段」 この発明においては、多重化すべき二つの人力信号を互
に１８０°位相が異なる信号に整時する整時回路と、 この整時回路で整時された二つの信号を交互に取出す切
替回路と、 入力信号の周期のＡの周期を持つクロックが与えられ、
整時回路に入力信号の周期と一致した整時タイミングを
与える整時タイミング発生器と、この整時タイミング発
生器で発生する整時タイミング信号から常に２周期位相
が遅れたタイミングを持ち、切替回路に与えられて切替
回路と整時回路の整時タイミングからＸ周期遅延したタ
イミング切替動作させる切替信号発生器と、によって多
重化装置を構成したものである。

この発明の構成によれば遅延素子を用いることなく整時
タイミングを与えるクロックの逆相の信号で整時タイミ
ング信号を整時することにより、整時タイミングからＸ
周期位相がずれた信号を得る。この信号を切替回路に与
えることによって整時回路の整時タイミングからＸ周期
位相が遅れたタイミングで切替回路が動作する。この遅
延量は周波数が変わっても、各周波数における信号の位
相にして常に２周期の関係が保たれる。

よってこの発明によれば周波数変化に対して常に位相裕
度が大きく採れ、安定に動作する多重化装置を提供する
ことができる。

「実施例」 第１図にこの発明の一実施例を示す。図中１及び２は低
速の人力信号が与えられる入力端子、３はこの入力信号
を互に１８０°位相が異なる信号に整時する整時回路、
４は整時タイミング発生器、５は切替回路、７は出力側
に設けた整時回路を示す点は第３図の説明と同じである
。

この発明の特徴とする構成は切替回路５に切替信号を与
える切替信号発生器１１を設けた点である。

切替信号発生器１１はこの例ではＤ型フリップフロップ
によって構成した場合を示す。つまりＤ型フリ、プフロ
ツプのデータ入力端子りに整時タイミング発生器４を構
成するトリガ型フリップフロップ４Ａの出力信号を与え
、クロック入力端子ＣＫに整時タイミング発生器４に与
えてクロックＣＬＫの逆位相のクロックＣＬＫを与える
。

この構成により切替信号発生器１１から出力される切替
信号Ｃ□８は整時タイミング信号ＣＫ　’Ａに対して第
２図Ｆに示すように常に４周期の位相遅れの関係を維持
する。

つまり切替信号発生器１１においてクロックＣＬＫの立
上りのタイミングによって整時タイミング信号の一方Ｃ
Ｋ＋Ａを整時することによって、第２図Ｆに示す切替信
号ＣＭＵＸを得ることができる。この切替信号ＣＮＵＸ
は整時回路３に与える整時信号ＣＫｙ２の位相からＸ周
期位相が遅れている。

クロックＣＬＫと整時タイミング信号ＣＫｙ２の周波数
は入力信号の周波数に従って変化するが、その位相関係
は周波数が変わっても不変である。

従って切替信号ｃ　ｎｕｎと整時タイミング信号ＣＫ％
の位相関係は周波数が変わっても、切替信号ｃｓｕｘが
常に〃周期遅れ位相を維持する。

「発明の効果」 以上説明したようにこの発明によれば遅延素子を使うこ
となく、Ｄ型フリップフロップによって構成した切替信
号発生器１１を設け、この切替信号発生器１１によって
整時タイミング信号ＣＫ％からロックＣＬＫの半周期に
相当する、つまり信号ＣＫ′ＡとＣＭＵＸの間の関係で
は２周期に相当する位相差が与えられる。この位相差は
周波数が変わっても常に不変であるから切替回路５は整
時回路３の整時タイミングから必ずＡ周期遅れたタイミ
ングで切替動作する。

よって周波数が変化しても整時回路３を構成するＤ型フ
リップフロップのデータ読込動作が安定した時点で切替
回路５が切替動作するから、安定な多重化動作が期待で
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の詳細な説明するための波形図、第３図は従
来の技術を説明するためのブロック図、第４図はその動
作を説明するための波形図である。 ３二整時回路、４：整時タイミング発生器、５：切替回
路、１１：切替信号発生器。

Claims (1)

【特許請求の範囲】
1. （１）Ａ、多重化すべき二つの入力信号を互に１８０゜
   位相が異なる信号に整時する整時回路と、 Ｂ、この整時回路で整時された二つの信号を交互に取出
   す切替回路と、 Ｃ、上記入力信号の周期の１／２の周期を持つクロック
   が与えられ、上記整時回路に上記入力信号の周期と一致
   した整時タイミングを与える整時タイミング発生器と、 Ｄ、この整時タイミング発生器で発生する整時タイミン
   グ信号から常に９０゜位相が遅れたタイミングを持ち、
   上記切替回路に与えられて切替回路を上記整時回路の整
   時タイミングから１／４周期遅延したタイミングで切替
   動作させる切替信号発生器と、 によって構成した多重化装置。