JPH0412531A

JPH0412531A - 半導体装置の製造方法

Info

Publication number: JPH0412531A
Application number: JP11512390A
Authority: JP
Inventors: Kimihisa Fushimi; 伏見　公久
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-05-02
Filing date: 1990-05-02
Publication date: 1992-01-17
Anticipated expiration: 2015-01-31
Also published as: JP3004313B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、半導体素子の多層配線におけるビアホール開
孔の確認パターン構造に関するものである。

（従来の技術）従来、このような分野の技術としては、例えば以下に示
すようなものがあった。

第２図はかかる従来の半導体素子の多層配線におけるビ
アホールのＶ＃認パターン構造を示す図であり、第２図
（ａ）はその上面図、第２図（ｂ）はその断面図である
。

これらの図に示すように、従来の確認パターン用ビアホ
ール４は、半導体基板１上に形成される唯一の下層配線
２上にあって、しかもビアホール４の全面が下層配線２
上に位置するように眉間絶縁膜３をエツチングすること
により開孔するようにしていた。

（発明が解決しようとする課Ｍ）しかしながら、上記した従来のビアホール構造では、ビ
アホールの底面にコントラストがないため、開孔してい
るかどうがの確認が困難であった。

即ち、エツチングが不足して開孔していない場合でも、
開孔している場合でも、ビアホール底面は平らであり、
開孔の良否が走査型電子顕微鏡を用いても、判断するこ
とが困難であり、エッチング装置のトラブル等で開孔不
良が生じても発見が困難であった。

本発明は、以上述べた従来のビアホールの開孔の確認が
困難であるといった問題を解決するために、近接した２
本の下層配線を施し、少なくとも１本の下層配線と、前
記下層配線間の絶縁膜にかかるように開孔することによ
り、底面に段差が生じ、開孔が確認できるビアホール開
孔の確認パターン構造を提供することを目的とする。

（課題を解決するための手段）本発明は、上記目的を達成するために、半導体素子の多
層配線におけるビアホール開孔の確認パターン構造にお
いて、半導体基板上に近接して形成される２本以上の下
層配線と、前記半導体基板上に形成される絶縁膜と、エ
ツチングにより少なくとも前記下層配線の１本と前記下
層配線間の絶縁膜とにかかり、段差を有するビアホール
とを設けるようにしたものである。

（作用）本発明によれば、上記したように近接した２本の下層配
線を施し、更に絶縁膜が形成される半導体素子の多層配
線におけるビアホール開孔の確認パターン構造において
、少なくとも１本の下層配線とその周囲の絶縁膜にかか
るようにビアホールを開孔するようにしたので、そのビ
アホールの底面には段差が住じ、開孔を確実に確認する
ことができる。

（実施例）以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は、本発明の実施例を示す半導体素子のビアホー
ルのｉ！認パターン構成図であり、第１図（ａ）はその
上面図、第１図（ｂ）及び第１図（ｃ）は工程断面図で
ある。

まず、第１図（ａ）及び第１図（ｂ）に示すように、半
導体基板１０上に２本の近接した下層配線１１を形成し
、その半導体基板１０上に眉間絶縁Ｗ１．１２を形成す
る。ここでは、層間絶縁ＩＩ！１２はエンチバック法に
より平坦化されている。

この上に、２本の下層配線１１に跨がるようにホトリソ
グラフィーを行い、レジストパターン１３を形成する。

このレジストパターン１３をマスクとして、第１図（ｃ
）に示すように、眉間絶縁１１１２をエツチングし、ビ
アホール１４を開孔し、確認パターンを形成する。

通常、このエツチングでは、オーバーエッチを行うので
、２本の下層配線１１の間の眉間絶縁膜１２は、下層配
線１１の上面よりも下までエツチングされ、ビアホール
１４の底面は、下層配線１１の上面とその間の層間絶縁
膜１２とで段差が生じる。この段差は走査型電子顕微鏡
にて容品に確認することができる。即ち、この段差が見
えなければ、開孔していないことになる。

第３図は本発明の他の実施例を示す半導体素子のビアホ
ールの確認パターン構成図であり、第３図（ａ）はその
上面図、第３図（ｂ）はその断面図である。

これらの図に示すように、上記実施例と同様に半導体基
板１０上に２本の近接した下層配線１１を形成し、それ
らの下層配線１１上に眉間絶縁膜１２が形成される。こ
の上に、１本の下層配線１１にかがるような位置にホト
リソグラフィーを行い、レジストパターン（図示なし）
を形成する。このレジストパターンをマスクとして、眉
間絶縁膜１２をエツチングし、１本の下層配線１１と層
間絶縁膜１２とにかかるビアホール１５を開孔する。

このように、ビアホールは少なくとも１本の下層配線と
前記下層配線１１．１１間の眉間絶縁膜とにかかるよう
にエツチングして、段差を生せしめることにより、開孔
の確認を確実に行うことができる。

ここで、２本の近接した下層配線を設け、ビアホールの
９１ｍパターンを開孔するのか、その理由について説明
する。

第４図（ａ）に示すように、眉間絶縁膜２２の平坦化に
、ＳＯＧ　２１を用いた場合、半導体基板ｌｏ上の単独
の下層配線２０に対する眉間絶縁膜２２の形成は、第４
図（ａ）のように山なりに形成される。

そこで、第４図（ｂ）に示すように、ビアホール２４を
開孔すると、山なりの層間絶縁膜のため、下層配線２０
上にＳＯＧ　２１等、絶縁膜が残ると、ビアホール２４
の底面に段差が生し、開孔したものと誤認してしまう。

一方、第５図に示すように、半導体基板ｌｏ上に設けら
れる近接した２本の下層配線１１がある場合には、ＳＯ
Ｇ　２１による平坦化であっても、２本の下層配線１１
の間は、第５図（ａ）に示すように、はぼ平坦になり、
第５図（ｂ）に示すように、この下層配線１１間にかけ
てビアホール２５を開孔すれば、下層配ａｌｌの上面と
、その間のＳＯＧ　２１との間に段差が生じた時点でビ
アホールは完全に開孔していることになる。

従って、２本の下層配線の間隔は狭いほど良く、例えば
ｌｔＩｍ以下が望ましい。

なお、上記実施例においては、近接した下層配線として
は２本の場合について説明したが、近接した２本以上の
下層配線を形成するようにしてもよいことは言うまでも
ない。

また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果）以上、詳細に説明したように、本発明によれば、２本の
近接した下層配線を設け、更に絶縁膜を設けて、エツチ
ングにより少なくとも前記下層配線の１本と前記下層配
線間の絶縁膜とにががり、段差を有するビアホールを確
認パターンとして形成するようにしたので、ビアホール
の開孔の良否を寸法測定用走査型電子顕微鏡にて容易に
、しかも確実に確認することができる。

また、本発明は、眉間絶縁膜の平坦化にあたりエッチバ
ッチ、ＳＯＧのいずれを用いても適用可能である。

【図面の簡単な説明】

第１図は本発明の実施例を示す半導体素子のビアホール
の確認パターン構成図、第２図は従来の半導体素子の多
層配線におけるビアホールの確認パターン構造を示す図
、第３図は本発明の他の実施例を示す半導体素子のビア
ホールの確認パターン構成図、第４図は従来の半導体素
子のビアホールの確認パターンの開題点説明図、第５図
は本発明の半導体素子のビアホールの確認パターンノ説
明図である。１０・・・半導体基板、１１・・・下層配線、１２．２
２・・・層間絶縁膜、１３・・・レジストパターン、１
４　１５．２５・・・ビアホール、２１・・・ＳＯＣ。／／　　ＦＡ西こ牟塵ヒ特許出願人　沖電気工業株式会社代理人　弁理士　　清　水　　守（外１名）４匈年）円
シビア、敷−４１，０に貧腿、パターン積威°ジコ第１
図第２図第３図

Claims

【特許請求の範囲】　半導体素子の多層配線におけるビアホール開孔の確認
パターン構造において、（ａ）半導体基板上に近接して形成される２本以上の下
層配線と、（ｂ）前記半導体基板上に形成される絶縁膜と、（ｃ）
エッチングにより少なくとも前記下層配線の１本と前記
下層配線間の絶縁膜とにかかり、段差を有するビアホー
ルとを具備することを特徴とするビアホール開孔の確認
パターン構造。