JPH04105575U - 電子回路基板 - Google Patents

Abstract

(57)【要約】 【構成】基板部３は表面に導線部２で構成される予じめ
決められた回路パターンを有する予じめ決められた厚さ
の非誘電体の薄膜を備える。この基盤の裏面には予じめ
決められた回路部分の直下に予じめ決められた深さの切
り込みで構成される例えば断線ホール部６，７，８で示
されるような断線ホールを有する。断線ホール部６，８
は打ち抜き前の状態を示し、断線ホール部８は下から打
ち抜き導線部２切断した状態を示す。 【効果】不要経路上の断線ホール部を打ち抜くだけで回
路を構成できるので、回路構成に時間がかからず、また
特別の工具も不要である。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、電子回路実装用基板、特に回路を自由に組上げられる汎用基板に関 する。

【０００２】

【従来の技術】

従来の電子回路実装用基板は、基板と、電子回路素子と、素子接続部と、素子 配線部とを含んで構成される。

【０００３】 次に従来の電子回路実装用基板について図面を参照しながら詳細に説明する。

【０００４】 図３は従来の電子回路実装用基板の一例を示す斜視図である。

【０００５】 図３に示す電子回路実装用基板は、ＩＣ１９及び電子回路素子２２，２３と、 素子接続部としてのラッピング用ディスクリート２４及びラッピング用ＩＣソケ ット１６と、素子配線部として、ＩＣソケット１６とディスクリート２４の下部 に位置するラッピングポスト２１，２５と、各ラッピングポスト間を接続するリ ード線１７と、リード線１７の芯線をラッピングポスト２５に巻き付けたラッピ ング部２０と、それらを実装するラッピング用基板１８とを含んで構成される。

【０００６】 ここでＩＣ１９及び電子回路素子２２，２３は、ラッピング用ＩＣソケット１ ６及びラッピング用ディスクリート２４の上部の接続金具に、挿入または半田付 けされる。接続金具に導通するラッピングポスト２５には、ラッピング部２０が 巻き付けられ、ラッピング部２０につながるリード線１７により、リード線１７ のもう一端のラッピング部のつながるラッピングポストとの導通が確保される。

【０００７】 必要な電子回路素子の端子間を、ラッピングにより接続することにより、ラッ ピング用基板１８に電子回路を構成する。

【０００８】

【考案が解決しようとする課題】

上述した従来の電子回路実装用基板は、ラッピングにより細かいピンとピンの 間を配線するため、回路の構成に時間がかかる。また、配線を行うのに専用の工 具を必要とするので、配線のコストが高くなる。さらに、ラッピングしたリード 線がはずれた場合、正常な回路を構成できなくなる等の欠点があった。

【０００９】

【課題を解決するための手段】

第１の考案は、電子回路基板において、前記基板の表面に導体で構成される予 じめ決められた回路パターンを有する予じめ決められた厚さの非誘電体の薄膜を 備え、前記回路パターンにおける予じめ決められた回路部分の直下の前記基板の 裏面に予じめ決められた大きさのホール状の予じめ決められた深さの切り込みを 有することを特徴とする。

【００１０】

【実施例】

次に、本考案の実施例について図面を参照して詳細に説明する。

【００１１】 図１は本考案の一実施例を示す斜視図である。図２は図１に示した実施例の基 板の断面図である。

【００１２】 図１に示す実施例は、基板部３と、ＩＣソケット１と、コネクタ部５と、各Ｉ Ｃソケット及びコネクタ部５のピン間を接続する非誘電体の薄膜中に構成された 導線部２と、導線部２の導通を断つ断線ホール部６，７，８，と、他の基板部上 のコネクタ部と接続する接続ケーブル４とで構成される。

【００１３】 ＩＣ９の各ピンは、導線部２を介し、各々、他のＩＣソケット及びコネクタ部 ５上の複数のピンと接続されている。導線部２を介した複数の接続経路上におい て、例えば１経路につき１つの断線ホール部６，７，８が用意されており、不要 な接続経路上の断線ホール部７を打ち抜くことで、その経路の導通を断ちきるこ とができる。全ての不要経路上の断線ホールを打ち抜き、必要な経路だけで回路 を構成することが可能となる。

【００１４】 図２に示す実施例は、基板部１２の表面に薄膜中に構成された導線部１１が配 線されている。導線部１１は、基板１２上を予じめ決められたパターンとして縦 横に配線されており、又ＩＣソケット１０を介し、ＩＣ１５の各ピンと導通して いる。基板部１２中には複数の断線ホール部１３，１４が配置され、導線部１１ は打ち抜かれた断線ホール部（打ち抜き後）１４の左右で導線間の導通は断たれ る。

【００１５】

【考案の効果】

以上説明したように、本考案の電子回路基板は、基板上に薄膜中に構成された 導線部と導線部を断線する断線ホール部を有する構成により、汎用の基板の不要 経路上の断線ホール部を打ち抜くことで回路を決定することができるので、回路 の構成に時間がかからない。また、配線を決定するのに特定の工具を必要としな いので、作業コストが安い。さらに、配線を用いないため配線がはずれて回路が 正常な動作をできなくなるという危険性がなくなり、回路の信頼性が向上すると いう効果がある。

【図面の簡単な説明】

【図１】本考案の電子回路基盤の一実施例を示す斜視図
である。

【図２】本実施例における基盤の断面図である。

【図３】従来の電子回路基盤の一実施例を示す斜視図で
ある。

【符号の説明】

１ ＩＣソケット ２ 導線部 ３ 基板部 ４ 接続ケーブル ５ コネクタ部 ６ 断線ホール部（打ち抜き前） ７ 断線ホール部（打ち抜き後） ８ 断線ホール部（打ち抜き前） ９ ＩＣ １０ ＩＣソケット １１ 導線部 １２ 基板部 １３ 断線ホール部（打ち抜き前） １４ 断線ホール部（打ち抜き後） １５ ＩＣ １６ ラッピング用ＩＣソケット １７ リード線 １８ ラッピング用基板 １９ ＩＣ ２０ ラッピング部 ２１ ラッピングポスト ２２ 電子回路素子 ２３ 電子回路素子 ２４ ラッピング用ディスクリート ２５ ラッピングポスト

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 電子回路基板において、前記基板の表面
   に導体で構成される予じめ決められた回路パターンを有
   する予じめ決められた厚さの非誘電体の薄膜を備え、前
   記回路パターンにおける予じめ決められた回路部分の直
   下の前記基板の裏面に予じめ決められた大きさのホール
   状の予じめ決められた深さの切り込みを有することを特
   徴とする電子回路基板。