JPH0410455A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 本発明は、パワーＩＣ（電力増幅用集積回路）等のよう
に信号処理部と大電力駆動部とを有して構成される半導
体装置及びその製造方法に関するものであり、その信号
処理部における被処理信号の処理特性の向上及び集積密
度の向上、その大電力駆動部における増幅動作の信顛性
の向上、並びに、これらを達成するための半導体装置の
製造方法を提供することを目的とするものであり、この
うち、本発明の半導体装置にあっては、信号処理部の上
面に設置される配線用金属層としての信号処理配線の膜
厚が所定の値よりも薄く、大電力駆動部の上面に設置さ
れる配線用金属層としての大電力駆動配線の膜厚が所定
の値以上の厚さであることを特徴とするものであり、ま
た、本発明の半導体装置の製造方法にあっては、信号処
理部の上面の全面に所定の値よりも薄い膜厚の配線用金
属層を設置するとともに、大電力駆動部の上面の全面に
所定の値よりも厚い膜厚の配線用金属層を設置する配線
用金属層設置工程と、配線用金属層設置工程において信
号処理部の上面の全面に設置された薄い膜厚の配線用金
属層にパターニングを施して信号処理配線を形成する信
号処理配線形成工程と、配線用金属層設置工程において
大電力駆動部の上面の全面に設置された厚い膜厚の配線
用金属層にパターニングを施して大電力駆動配線を形成
する大電力駆動配線形成工程とを有することを特徴とす
るものである。

〔産業上の利用分野〕

本発明は、半導体装置及びその製造方法に関するもので
あり、特に、パワーＩＣ等のように信号処理部と大電力
駆動部とを有して構成される半導体装置及びその製造方
法に係わるものである。

〔従来の技術〕

一般に、半導体装置を簡易かつ大量に製造しようとする
際には、その半導体装置を構成する複数の回路ブロック
を半導体基板上に個別に形成しておき、さらに、その形
成した個々の回路ブロックを半導体基板上において相互
に電気的に接続する方法が採られる。この様子を電力増
幅用のパワーＩｃを例に挙げて説明する。

第４図は、従来の方法により製造されたパワーＩＣの内
部構造を示す図である。このうち、同図（ａ）は、パワ
ーＩＣの平面図であり、同図（ｂ）は、同図（ａ）に示
したパワーＩＣをｘ−ｘ’において切り欠いた状態を示
す断面図である。

同図（ａ）に示すように、このパワーＩＣの半導体基板
１には、信号を処理する信号処理部２と、この信号処理
部２において処理された処理信号を増幅する大電力駆動
部３とが個別に形成されており、さらに、信号処理部２
と大電力駆動部３とは、複数の信号伝達線４で結線され
ることで相互の電気的な接続を得ている。また、同図（
ｂ）に示すように、信号処理部２と大電力駆動部３との
上面には、信号処理部２の回路形成のための配線用金属
層である信号処理配線５と、大電力駆動部３の回路形成
のための配線用金属層である大電力駆動配線６とが設置
されている。

そして、このような構成のパワーＩＣを製造する際には
、一般に、半導体基板ｌに信号処理部２となる部位と大
電力駆動部３となる部位とを薄膜技術等により形成し、
さらに、その得られた信号処理部２と大電力駆動部３と
の双方の上面に対して配線用金属層の堆積処理及びパタ
ーニング処理を一度に施すことにより、その信号処理部
２と大電力駆動部３との上面に所定の膜厚を有する信号
処理配線５と大電力駆動配線６とを設置する方法が採ら
れている。

〔発明が解決しようとする課題〕

ところで、上述した従来のパワーＩＣでは、その製造工
程における配線用金属層の堆積処理及びパターニング処
理が一度に為されていることがら、必然的に、信号処理
線５の膜厚と大電力駆動線６の膜厚とが等しいものとな
る。その結果、従来の方法により製造したパワーＩＣを
作動させた場合に以下に示すような種々の問題点を生じ
る。

すなわち、信号処理配線５と大電力駆動配線６とは、信
号処理部２と大電力駆動部３との全体にわたって等しい
膜厚に形成されていることから、例えば、大電力駆動部
３におけるエレクトロマイグレーションの発生を防止す
るために大電力駆動配線６の膜厚を厚く形成した場合に
は、これと等しい膜厚に形成される信号処理配線５の線
間容量が無視できない値となり、信号処理部２における
被処理信号の処理特性を劣化させるという第１の問題点
を生じる。逆に、こうした弊害を避けるために信号処理
配線５の膜厚を薄く形成した場合には、これと等しい膜
厚に形成される大電力駆動配線６にエレクトロマイグレ
ーションが発生し、大電力駆動部３における増幅動作の
信頬性を低下させるという第２の問題点を生じる。

このような実情のもと、上述した第１及び第２の問題点
を勘案した上で信号処理配線５と大電力駆動配線６との
膜厚を所定の値に決定する必要があるが、この場合にお
いては、信号処理部２における被処理信号の処理特性の
劣化を多少犠牲にして大電力駆動部３における増幅動作
の信顧性を確保する方が適当である。したがって、信号
処理配線５と大電力駆動配線６との膜厚は、大電力駆動
配線６の膜厚に従って厚く形成する必要がある。

ところが、大電力駆動配線６の膜厚に従って信号処理配
線５と大電力駆動配線６との膜厚を厚く形成した場合に
は、上述した第１の問題点とは別の新たな第３の問題点
を生じてしまう。この様子を図面により説明すれば以下
のようになる。

第５図は、従来のパワーＩＣの製造方法の概略を示す製
造工程図である。このうち、同図（ａ）は、堆積処理を
経た配線用金属層のパターニング前の様子を示す図であ
り、同図（ｂ）は、その配線用金属層のパターニング後
の様子を示す図である。

同図（ａ）に示すように、パターニングに際しては、信
号処理部２と大電力駆動部３との双方の上面の全面に信
号処理配線５と大電力駆動配線６とを形成するための配
線用金属層７が厚い膜厚で堆積され、その配線用金属層
７の上面には、信号処理配線５と大電力駆動配線６とを
形成するためのレジスト８が選択的に設置される。そし
て、この状態において、ウェット・エツチングにより配
線用金属層７のパターニング処理を行った場合には、同
図■）に示すように、レジスト８が設置されていない部
位にある配線用金属層７が選択的に除去されて信号処理
配線５と大電力駆動配線６とがサイド・エッチを生じな
がら形成される。

ここで、信号処理配線５と大電力駆動配線６とに生じる
サイド・エッチの規模は、配線用金属層７の膜厚が厚い
ほど大きくなる。これは、配線用金属層７の膜厚が厚け
ればウェット・エツチングによるパターニングに際して
相当の時間を要することに起因するものである。したが
って、配線用金属層７の膜厚（信号処理配線５と大電力
駆動配線６との膜厚）を厚く形成した場合には、その配
線用金属層７の膜厚に応じて規模が大きくなるサイド・
エッチを充分に見込んだ設計を行う必要がある。すなわ
ち、上述した第１及び第２の問題点が生じるのを避ける
ために配線用金属層７の膜厚を厚く形成すれば、隣接す
る信号処理配線５の間隔（同図（ｂ）における信号処理
配線５．５の間隔）が極端に拡がってしまい、結果的に
、微細化及び高集積化が望まれる信号処理部２の集積密
度が低下するという第３の問題点を生じるのである。

なお、上述した第１、第２及び第３の問題点が生じるの
を避けるために、大電力駆動部３における大電力駆動配
線６を多層構造としたパワーＩＣが提案されている。

第６図は、大電力駆動配線６を多層構造とした他のパワ
ーＩＣの内部構造を示す断面図である。

同図に示すように、信号処理部２と大電力駆動部３との
上面には、第４図に示したものと同様に、信号処理配線
５と大電力駆動配線６とが設置されている。そして、信
号処理配線５と大電力駆動配線６との上面には、各配線
同士の電気的絶縁を図るための眉間絶縁膜９が設置され
ており、さらに、大電力駆動配線６の上部には、特別に
、層間絶縁膜９を貫通しながら大電力駆動配線６と接触
する上層大電力駆動配線６ａが設置されている。

このパワーＩＣの場合、信号処理配線５と大電力駆動配
線６（上層大電力駆動配線６ａを含む）との膜厚を適正
に形成することが可能であることから、第４図に示した
パワーＩＣよりも優れた処理特性を有することは確かで
ある。しかしながら、このパワーＩＣの製造に際しては
、大電力駆動配線６を多層構造とするために眉間絶縁膜
９を新たに設置しなけらばならず、結果的に、その製造
工程が極めて複雑になるという第４の問題点を生じるこ
とになる。

本発明は、このような種々の問題点に鑑みて為されたも
のであり、その目的は、パワーＩＣ等の半導体装置の信
号処理部における被処理信号の処理特性の向上及び集積
密度の向上、パワーＩＣ等の半導体装置の大電力駆動部
における増幅動作の信頼性の向上、並びに、これらを達
成するためのパワーＩＣ等の半導体装置の製造方法を提
供することにある。

〔課題を解決するだめの手段〕

本発明の半導体装置は、信号処理部と大電力駆動部とを
有して構成される半導体装置において、信号処理部の上
面に設置される配線用金属層としての信号処理配線の膜
厚が所定の値よりも薄く、大電力駆動部の上面に設置さ
れる配線用金属層としての大電力駆動配線の膜厚が所定
の値以上の厚さであることを特徴とするものである。

一方、本発明の半導体装置の製造方法は、信号処理部と
大電力駆動部とを有して構成される半導体装置の製造方
法において、信号処理部の上面の全面に所定の値よりも
薄い膜厚の配線用金属層を設置するとともに、大電力駆
動部の上面の全面に所定の値よりも厚い膜厚の配線用金
属層を設置する配線用金属層設置工程と、配線用金属層
設置工程において信号処理部の上面の全面に設置された
薄い膜厚の配線用金属層にバターニングを施して信号処
理配線を形成する信号処理配線形成工程と、配線用金属
層設置工程において大電力駆動部の上面の全面に設置さ
れた厚い膜厚の配線用金属層にバターニングを施して大
電力駆動配線を形成する大電力駆動配線形成工程とを有
することを特徴とするものである。

〔作　　　用〕

本発明の半導体装置では、信号処理部の上面に設置され
る配線用金属層としての信号処理配線の膜厚が所定の値
よりも薄いことから、信号処理配線における線間容量が
無視できる値となるとともに、信号処理配線のサイド・
エッチの規模が小さくなってその間隔の拡がりが抑制さ
れる。また、大電力駆動部の上面に設置される配線用金
属層としての大電力駆動配線の膜厚が所定の値以上の厚
さであることから、大電力駆動部におけるエレクトロマ
イグレーションの発生が防止される。

一方、本発明の半導体装置の製造方法では、配線用金属
層設置工程において配線用金属層のスパッタリングやそ
のエツチング等を繰り返して施すことにより、信号処理
部の上面の全面に所定の値よりも薄い膜厚の配線用金属
層が設置されるとともに、大電力駆動部の上面の全面に
所定の値以上の厚さの膜厚の配線用金属層が設置される
。そして、信号処理配線形成工程において配線用金属層
のエツチング等を選択的に施すことにより、配線用金属
層設置工程において信号処理部の上面の全面に設置され
た薄い膜厚の配線用金属層にパターニングが施されて信
号処理配線が形成され、また、大電力駆動配線形成工程
において配線用金属層のエツチング等を選択的に施すこ
とにより、配線用金属層設置工程において大電力駆動部
の上面の全面に設置された厚い膜厚の配線用金属層にパ
ターニングが施されて大電力駆動配線が形成される。

〔実　施　例〕

以下、本発明の実施例について図面を参照しながら詳細
に説明する。なお、本実施例においては、既に従来例に
おいて示したパワーＩＣを例に挙げて説明するものとす
る。

第１図は、本発明の一実施例に係るパワーＩＣの内部構
造を示す図である。このうち、同図（ａ）は、パワーＩ
Ｃの平面図であり、同図（ｂ）は、同図（ａ）に示した
パワーＩＣをＹ−Ｙ’において切り欠いた状態を示す断
面図である。

同図（ａ）に示すように、このパワーＩＣの半１体基板
１１には、従来例と同様にして、処理の対象となる被処
理信号を処理する信号処理部１２と、この信号処理部１
２において処理された処理信号を増幅する大電力駆動部
１３とが個別に形成されており、さらに、信号処理部１
２と大電力駆動部１３とは、複数の信号伝達線１−４で
結線されることで相互の電気的な接続を得ている。また
、同図（ｂ）に示すように、信号処理部１２と大電力駆
動部１３との上面には、信号処理部１２の回路形成のた
めの配線用金属層である０、５μｍ以上１．０μｍ未満
の膜厚を有する信号処理配線１５と、大電力駆動部１３
の回路形成のための配線用金属層である１、０μｍを越
える膜厚を有する大電力駆動配線１６とが設置されてい
る。すなわち、信号処理配線１５の膜厚は所定の（！　
（ここでは１．０μｍ）よりも薄く形成されており、大
電力駆動部Ｉｙ’ｊｌ１６の膜厚はその所定の値よりも
厚く形成されている。

ただし、ここでいう所定の値は、大電力駆動配線１６に
おけるエレクトロマイグレーションの発生が防止されて
大電力駆動部１３における増幅動作の信転性を得るため
に必要かつ充分な膜厚を基準にして決定されたものであ
る。なお、信号処理配線１５と大電力駆動配線１６との
それぞれを形成する配線用金属層の材質には、例えば、
純金属アルミニウム（Ａｆ）、シリコンを含有するアル
ミニウム合金（Ａ／！−３ｉ）、シリコン及び銅を含有
するアルミニウム合金（Ａｆ−３１−Ｃｕ）、その他の
金属を含有するアルミニウム合金等を用いることができ
る。

続いて、第１図に示した構成を有するパワーＩＣを製造
するためのパワーＩＣの第１の製造方法について説明す
る。

第２図は、第１図に示したパワーＩＣの第１の製造方法
を示す製造工程図である。

まず、同図（ａ）に示すように、パワーＩＣの製造に際
し、信号処理部１２と大電力駆動部１３との双方の上面
の全面には、信号処理配線１５と大電力駆動配線１６と
を形成するための配線用金属層１７がスパッタリングに
より１．０μｍを越える膜厚まで堆積される。なお、こ
こで用いられる配線用金属層１７の材質は、先に示した
純金属アルミニウムや種々の金属を含有するアルミニウ
ム合金等のうちの何れかである。

次に、同図（ｂ）に示すように、大電力駆動部１３の上
面に位置する配線用金属層１７の上面が、感光した領域
が所定の溶剤により除去されるフォト・レジスト１８で
被覆される。そして、この状態において、信号処理部１
２の上面に位置する配線用金属層１７は、その表層がエ
ツチングにより除去され、さらに、その表層が除去され
た後の配線用金属層１７の膜厚が、０．５μｍ以上１．
０μｍ未満の範囲に収まるように調整される。すなわち
、この時点で、後に信号処理配線１５となる配線用金属
層１７の膜厚が０．５μｍ以上１．０μｍ未満の範囲に
設定され、また、後に大電力駆動配線１６となる配線用
金属層１７の膜厚が１．０μｍを越える範囲に設定され
たことになる。

次に、同図（Ｃ）に示すように、膜厚が１．０μｍを越
える範囲に設定された配線用金属層１７の上面に位置す
るフォト・レジスト１８は選択的に除去され、そして、
このフォト・レジスト１８が除去されることにより露出
した配線用金属層１７の一部がエツチングによりさらに
除去され、これにより、エレクトロマイグレーションの
発生を防止するのに必要かつ充分な１．０μｍを越える
膜厚を有する大電力駆動配線１６が形成される。なお、
この大電力駆動配線１６の形成に際しては、後に信号処
理配線１５となる配線用金属層１７がエツチングにより
誤って除去されるのを防止するために、信号処理部１２
の上面に位置する配線用金属層１７の上面をフォト・レ
ジスト１８で被覆しておくことを要する。

そして、同図（ｄ）に示すように、膜厚が０．５μｍ以
上１．０μｍ未満の範囲に設定された配線用金属層１７
は、同図（Ｃ）において示した手法と同等な手法により
、フォト・レジスト１８の感光及び配線用金属層１７の
除去を経て０．５μｍ以上１．０μｍ未満の膜厚を有す
る信号処理配線１５に形成される。ただし、信号処理配
線１５の膜厚は０．５μｍ以上１．０μｍ未満と薄く、
かつ、信号処理配線１５のエツチング時間は大電力駆動
配線１７のエツチング時間に一切関与しないことから、
エツチングの際に信号処理配線１５に生じるサイド・エ
ッチは極めて小さい規模に抑制され、あるいは、膜厚が
１．０μｍ以下ということで、ＲＩＥ等のドライ・エツ
チングが充分可能となってサイド・エッチはほとんどＯ
に抑えられる。したがって、信号処理配線１５の微細化
による信号処理部１２の高集積化が容易なものとなる。

なお、この信号処理配線１５の形成に際しても、既に形
成された大電力駆動配線１６がエツチングにより誤って
除去されるのを防止するために、その大電力駆動配線１
６の全体を改めてフォト・レジスト１８で被覆しておく
ことを要する。

このような工程を経ることにより、信号処理部１２と大
電力駆動部１３との上面には、それぞれ、０．５μｍ以
上１．０μｍ未満の膜厚を有する信号処理配線１５と１
．０μｍを越える膜厚を有する大電力駆動配線１６とが
形成されることにより、第１図に示したパワーＩＣが得
られることになる。

続いて、第１図に示した構成を有するパワーＩＣを製造
するためのパワーＩＣの第２の製造方法について説明す
る。

第３図は、第１図に示したパワーＩＣの第２の製造方法
を示す製造工程図である。

まず、同図（ａ）に示すように、パワーＩＣの製造に際
し、信号処理部１２と大電力駆動部１３との双方の上面
の全面には、信号処理配線１５と大電力駆動配線１６と
を形成するための配線用金属層１７がスパッタリング等
により０．５μｍ以上１．０μｍ未満の膜厚まで堆積さ
れる。なお、ここで用いられる配線用金属層１７の材質
も、先に示した純金属アルミニウムや種々の金属を含有
するアルミニウム合金等のうちの何れかである。

次に、同図（ロ）に示すように、信号処理部１２の上面
に位置する配線用金属層１７の上面がフォト・レジスト
１８で被覆される。

次に、同図（Ｃ）に示すように、大電力駆動部１３の上
面に位置する配線用金属層１７の上面には、新たな配線
用金属層１７ａがスパッタリングにより堆積され、かつ
、その堆積時の膜厚が配線用金属層１７の膜厚と新たな
配線用金属層１７ａの膜厚とを以って１．０μｍを越え
るように調整される。

すなわち、この時点で、後に信号処理配線１５となる配
線用金属層１７の膜厚が０．５μｍ以上１．０μｍ未満
の範囲に設定され、また、後に大電力駆動配線１６とな
る配線用金属層１７（新たな配線用金属層１７ａを含む
）の膜厚が１．０μｍを越える範囲に設定されたことに
なる。なお、新たな配線用金属層１７ａの堆積に際し、
その新たな配線用金属層１７ａが信号処理部Ｉ２の上面
に位置する配線用金属層１７のさらに上面に位置するフ
ォト・レジスト１８の上面に堆積されても別設差し支え
ない。

次に、同図（ｄ）に示すように、膜厚が１．０μｍを越
える範囲に設定された配線用金属層１７（新たな配線用
金属層１７ａを含む）の上面に位置するフォト・レジス
ト１８は、その選択的に感光した領域が所定の溶剤によ
り除去される。そして、このフォト・レジスト１８が除
去されることにより外部に露出した配線用金属層１７（
新たな配線用金属層１７ａを含む）の一部がエツチング
によりさらに除去され、これにより、エレクトロマイグ
レーションを防止するのに必要かつ充分な１．０μｍを
越える膜厚を有する大電力駆動配線１６が形成される。

なお、先の工程で信号処理部１２の上面に位置する配線
用金属層１７のさらに上面に位置するフォト・レジスト
１８の上面に堆積された新たな配線用金属層１７ａの除
去に際しては、機械的に剥離する手法（いわゆるリフト
・オフ）によっても良いが、先の大電力駆動配線１６の
形成の際に用いられるエツチングを利用して行うことも
可能である。

そして、同図（ｅ）に示すように、膜厚が０．５μｍ以
上１．０μｍ未満の範囲に設定された配線用金属層１７
は、同図（ｄ）において示した手法と同等な手法により
、フォト・レジスト１８の感光及び配線用金属層１７の
除去を経て０．５μｍ以上１．０μｍ未満の膜厚を有す
る信号処理配線１５に形成される。ただし、信号処理配
線１５の膜厚は０．５μｍ以上１．０μｍ未満と薄く、
かつ、信号処理配線１５のエツチング時間は大電力駆動
配線１７のエツチング時間に一切関与しないことから、
エツチングの際に信号処理配線１５に生じるサイド・エ
ッチは極めて小さい規模に抑制され、あるいは、膜厚が
１．０μｍ以下ということで、ＲＩＥ等のドライ・エツ
チングが充分可能となってサイド・エッチはほとんど０
に抑えられる。したがって、信号処理配線１５の微細化
による信号処理部１２の高集積化が容易なものとなる。

なお、この信号処理配線１５の形成に際しては、既に形
成された大電力駆動配線１６がエツチングにより誤って
除去されるのを防止するために、その大電力駆動配線１
６の全体を改めてフォト・レジスト１８で被覆しておく
ことを要する。

このような工程を経ることにより、信号処理部１２と大
電力駆動部１３との上面には、それぞれ、０．５μｍ以
上１．０μｍ未満の膜厚を有する信号処理配線１５と１
．０μｍを越える膜厚を有する大電力駆動配線１６とが
形成されることにより、第１図に示したパワーＩＣが得
られることになる。

以上、本発明の一実施例についてパワーＩＣを例に挙げ
て説明したが、本発明はこれに限定されるものではなく
、信号処理部と大電力駆動部とを有して構成される種り
の半導体装置に対して勿論適用可能なものである。

〔発明の効果〕

以上、詳細に説明したように、本発明によれば、信号処
理部の上面に設置される配線用金属層としての信号処理
配線の膜厚を所定の値よりも薄＜シたことから、信号処
理部における被処理信号の処理特性が向上するとともに
、′−信号処理配線の微細化により信号処理部の集積密
度が向上する。また、大電力駆動部の上面に設置される
配線用金属層としての大電力駆動配線の膜厚を所定の値
よりも厚くしたことから、大電力駆動部における増幅動
作の信頬性が向上する。しかも、本発明によれば、以上
の効果を有する半導体装置を従来の製造方法よりも簡単
な製造方法で得ることができる。

【図面の簡単な説明】

第１図は、本考案の一実施例に係るパワーＩＣの内部構
造を示す平面図及び断面図、 第２図は、第１図に示したパワーＩＣの第１の製造方法
を示す製造工程図、 第３図は、第１図に示したパワーＩＣの第２の製造方法
を示す製造工程図、 第４図は、従来の方法により製造されたパワーＩＣの内
部構造を示す平面図及び断面図、第５図は、従来のパワ
ーＩＣの製造方法の概略を示す製造工程図、 第６図は、大電力駆動配線を多層構造とした他のパワー
ＩＣの内部構造を示す断面図である。 １１・・・半導体基板、 １２・・・信号処理部、 １３・・・大電力駆動部、 １４・・・信号伝達線、 １５・・・信号処理配線、 １６・・・大電力駆動配線、 １７・・・配線用金属層、 １日・・・フォト・レジスト。

Claims (1)

1. 【特許請求の範囲】 １）信号処理部と大電力駆動部とを有して構成される半
   導体装置において、 前記信号処理部の上面に設置される配線用金属層として
   の信号処理配線の膜厚が所定の値よりも薄く、前記大電
   力駆動部の上面に設置される配線用金属層としての大電
   力駆動配線の膜厚が前記所定の値以上の厚さであること
   を特徴とする半導体装置。 ２）信号処理部と大電力駆動部とを有して構成される半
   導体装置の製造方法において、 前記信号処理部の上面の全面に所定の値よりも薄い膜厚
   の配線用金属層を設置するとともに、前記大電力駆動部
   の上面の全面に前記所定の値よりも厚い膜厚の配線用金
   属層を設置する配線用金属層設置工程と、 該配線用金属層設置工程において前記信号処理部の上面
   の全面に設置された前記薄い膜厚の配線用金属層にパタ
   ーニングを施して信号処理配線を形成する信号処理配線
   形成工程と、 前記配線用金属層設置工程において前記大電力駆動部の
   上面の全面に設置された前記厚い膜厚の配線用金属層に
   パターニングを施して大電力駆動配線を形成する大電力
   駆動配線形成工程と、を有することを特徴とする半導体
   装置の製造方法。 ３）前記配線用金属層配置工程は、前記信号処理部及び
   前記大電力駆動部の上面の前面に対して前記所定の値よ
   りも厚い膜厚の配線用金属層を一旦配置した後に、前記
   信号処理部に位置する前記配線用金属層にエッチングを
   施して前記所定の値よりも薄い膜厚の配線用金属層を形
   成するものであることを特徴とする請求項２記載の半導
   体装置の製造方法。 ４）前記配線用金属層設置工程は、前記信号処理部及び
   前記大電力駆動部の上面の全体に対して前記所定の値よ
   りも薄い膜厚の配線用金属層を一旦設置した後に、前記
   大電力駆動部に位置する前記配線用金属層にスパッタリ
   ングを施して前記所定の値よりも厚い膜厚の配線用金属
   層を形成するものであることを特徴とする請求項２記載
   の半導体装置の製造方法。