JPH04103137A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH04103137A JPH04103137A JP22150290A JP22150290A JPH04103137A JP H04103137 A JPH04103137 A JP H04103137A JP 22150290 A JP22150290 A JP 22150290A JP 22150290 A JP22150290 A JP 22150290A JP H04103137 A JPH04103137 A JP H04103137A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- resist
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000004380 ashing Methods 0.000 claims abstract description 3
- 238000004140 cleaning Methods 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 29
- 239000010410 layer Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は電界効果トランジスタに関わり、特に、低抵
抗ゲート電極を有する電界効果トランジスタに関するも
のである。
抗ゲート電極を有する電界効果トランジスタに関するも
のである。
（従来の技術）
ＩＩＩ−Ｖ族化合物からなる高周波低雑音電界効果トラ
ンジスタ、特に、ショットキーバリア形電界効果トラン
ジスタは、マイクロ波・ミリ波帯で使用する際の低雑音
化を図るために、ゲート電極抵抗の低減とともに、ゲー
ト長の短縮を図ることが重要になっている。そこで、通
常の低雑音ショットキーバリア形電界効果トランジスタ
では、特開昭６１−７７３７０号公報［パターン形成法
］に記載されるようなゲートが知られている。前記公報
記載の形成法及び形成されるゲート電極を第３図（ａ）
〜（Ｃ）に示す。即ち、先ず、第３図（ａ）に示すよう
に低感度のポジ型レジスト５１を半導体基板５０上に塗
布し、ついて高感度のポジ型レジスト５２を上記低感度
ポジ壓レジスト５１上に塗布し、電子線５３により露光
する。ついで、現象して、Ｔ字型のレジストパターンを
得たのち、第３図（ｂ）に示すように金属５４を蒸着し
、有機洗浄によりレジスト５１．５２及びレジスト５２
上の蒸着金属５４を除去することによって、第３図（Ｃ
）に示すように、１字型の電極５５が形成され、電極抵
抗の低減化が図られている。
ンジスタ、特に、ショットキーバリア形電界効果トラン
ジスタは、マイクロ波・ミリ波帯で使用する際の低雑音
化を図るために、ゲート電極抵抗の低減とともに、ゲー
ト長の短縮を図ることが重要になっている。そこで、通
常の低雑音ショットキーバリア形電界効果トランジスタ
では、特開昭６１−７７３７０号公報［パターン形成法
］に記載されるようなゲートが知られている。前記公報
記載の形成法及び形成されるゲート電極を第３図（ａ）
〜（Ｃ）に示す。即ち、先ず、第３図（ａ）に示すよう
に低感度のポジ型レジスト５１を半導体基板５０上に塗
布し、ついて高感度のポジ型レジスト５２を上記低感度
ポジ壓レジスト５１上に塗布し、電子線５３により露光
する。ついで、現象して、Ｔ字型のレジストパターンを
得たのち、第３図（ｂ）に示すように金属５４を蒸着し
、有機洗浄によりレジスト５１．５２及びレジスト５２
上の蒸着金属５４を除去することによって、第３図（Ｃ
）に示すように、１字型の電極５５が形成され、電極抵
抗の低減化が図られている。
（発明が解決しようとする課題）
以上述べた断面Ｔ字型のゲート電極は、電極の抵抗が小
さくできる点で、従来の単層レジストによって形成され
た電極に比べて改善されているものの、電極長は下層レ
ジスト開口幅で決定されるため、下層レジスト厚が厚く
なるにしたがって、微細な電極長を得ることが困難にな
る。従って、ゲート電極長が短くなる程、断面Ｔ字型ゲ
ートの上部張り出し部は、基板に近くなることになり、
このため、ソース電極とゲート電極間容量を増加させる
結果となり、低雑音特性を劣化させることとなる。
さくできる点で、従来の単層レジストによって形成され
た電極に比べて改善されているものの、電極長は下層レ
ジスト開口幅で決定されるため、下層レジスト厚が厚く
なるにしたがって、微細な電極長を得ることが困難にな
る。従って、ゲート電極長が短くなる程、断面Ｔ字型ゲ
ートの上部張り出し部は、基板に近くなることになり、
このため、ソース電極とゲート電極間容量を増加させる
結果となり、低雑音特性を劣化させることとなる。
本発明の目的は、このような従来の欠点を除去せしめ、
抵抗の低減された微細電極を有する電界効果トランジス
タとその製造方法を提供する事にある。
抵抗の低減された微細電極を有する電界効果トランジス
タとその製造方法を提供する事にある。
（課題を解決するための手段）
本発明の電界効果トランジスタはソース電極とドレイン
電極の間にゲート電極を配設する電界効果トランジスタ
において、前記ゲート電極が半導体基板と能動層と接触
している高抵抗部、すなわち、ゲート長の短い部分と、
これより低抵抗である部分とで構成され、能動領域部で
は、前記低抵抗部が前記高抵抗部の上方空中に存在する
力飄非能動領域部では、前記面抵抗部が接触しているこ
とを特徴とし、その製造方法は、半導体基板上に少なく
とも電界効果トランジスタとして動作させる為に必要な
能動層を形成する工程と、ソース電極とドレイン電極の
形成された半導体基板の能動層領域上では所望の長さを
有するゲートを形成する工程と、非能動領域上では、前
記ゲート長より長いゲート接続部を形成する工程と、次
いで、全面にレジストを塗布し、ソース電極、ドレイン
電極及びゲート接続部上に光露光により開口部を形成す
る工程と、全面に覆うように金属膜を形成した後、再び
、全面にレジストを塗布形成し、前記レジストの開口部
及びゲート電極上にレジストが残るように露光を行う工
程と、露呈した不要の金属膜を除去した後、残余のレジ
ストを有機洗浄あるいは灰化処理により取り除く工程を
備えることを特徴としている。
電極の間にゲート電極を配設する電界効果トランジスタ
において、前記ゲート電極が半導体基板と能動層と接触
している高抵抗部、すなわち、ゲート長の短い部分と、
これより低抵抗である部分とで構成され、能動領域部で
は、前記低抵抗部が前記高抵抗部の上方空中に存在する
力飄非能動領域部では、前記面抵抗部が接触しているこ
とを特徴とし、その製造方法は、半導体基板上に少なく
とも電界効果トランジスタとして動作させる為に必要な
能動層を形成する工程と、ソース電極とドレイン電極の
形成された半導体基板の能動層領域上では所望の長さを
有するゲートを形成する工程と、非能動領域上では、前
記ゲート長より長いゲート接続部を形成する工程と、次
いで、全面にレジストを塗布し、ソース電極、ドレイン
電極及びゲート接続部上に光露光により開口部を形成す
る工程と、全面に覆うように金属膜を形成した後、再び
、全面にレジストを塗布形成し、前記レジストの開口部
及びゲート電極上にレジストが残るように露光を行う工
程と、露呈した不要の金属膜を除去した後、残余のレジ
ストを有機洗浄あるいは灰化処理により取り除く工程を
備えることを特徴としている。
（作用）
本発明では、ゲート電極の低抵抗部が高抵抗部の上方空
中に形成されるなめゲート長が短くなっても低抵抗部が
基板に接近せず、ゲート電極とソース電極間の浮遊容量
を小さくすることが出来、低雑音特性の劣化を防ぐこと
ができる。また、ゲート電極の低抵抗部は、ソース電極
とドレイン電極のパッド形成と同時に形成することがで
きる。更に、ゲート電極の低抵抗部の構成金属は抵抗の
低減のみを目的としてゲート電極の高抵抗部の構成金属
と異なったものを使用することができる。
中に形成されるなめゲート長が短くなっても低抵抗部が
基板に接近せず、ゲート電極とソース電極間の浮遊容量
を小さくすることが出来、低雑音特性の劣化を防ぐこと
ができる。また、ゲート電極の低抵抗部は、ソース電極
とドレイン電極のパッド形成と同時に形成することがで
きる。更に、ゲート電極の低抵抗部の構成金属は抵抗の
低減のみを目的としてゲート電極の高抵抗部の構成金属
と異なったものを使用することができる。
（実施例）
次に図面を参照して、本発明の実施例について説明する
。
。
第１図（ａ）〜（ｃ）は、本発明を示す電極部の概略図
であり、第２図（ａ）〜（ｉ）は、実施例を工程順に示
した図であり、第２図（ｂ）、 （ｃ）、（ｅ）、（ｇ
）、（ｈ）は、第２図（ａ）のｃ−ｃ’断面を矢印方向
から見た図であり、第２図（ｄ）、（Ｄ、（ｉ）は、第
２図（ａ）のＤ−Ｄ“断面を矢印方向から見たものであ
る。第１図（ａ）は、上面より、形成されたゲート電極
２１を見たものであり、第１図（ｂ）、及び、（Ｃ）は
、それぞれ、第１図（ａ）のＡ−Ａ’、Ｂ−Ｂ’での断
面を見たものである。工程は、簡略化のためにショット
キ型ガリウム砒素電界効果トランジスタ（ＧａＡｓＭＥ
ＳＦＥＴ）を例にとって説明を行う。先ず、第２図（ａ
）に示すように能動層１３と非能動層１６を含む基板１
０上にソース電極１１及びドレイン電極１２を能動領域
（例えばシリコン（Ｓｉ）をＧａＡｓ中に不純物として
１０１７ｃｍ−３台ドープした厚さ０．１μｍのｎ領域
）１３上に形成する。ついで、高抵抗部ゲート電極（例
えばチタン／アルミニウム（Ｔｉ／Ａｌ）、Ｔｉの厚さ
１０ｎｍ以上、Ａｌの厚さ１１００ｎ以上、ゲート長０
．２５．ｕｍ以下）１４をソース電極１１及びドレイン
電極１２の間に配設し、同時に、ゲート接続部１５を非
能動層（例えば半絶縁性ＧａＡｓ層）１６上に形成する
。次いで、第２図（ｃ”）及び（ｄ）に示すように、全
面にレジスト１７を塗布形成した後、ゲート接続部１５
、ソース電極１１及びドレイン電極１２上に開口部１８
を形成する。次いで、第２図（ｅ）及び（ｆ）に示すよ
うに全面を覆うように金属膜１９（例えば、チタニウム
／金（Ｔｉ／Ａｕ）、Ｔｉの厚さ１０ｎｍ以上、Ａｕの
厚さ４００ｎｍ以上）を形成した後、金属膜全面を覆う
ようにレジスト２０を塗布形成する。次いで、第２図（
ｇ）に示すように開口部１８及びゲート電極１４上にレ
ジスト２０が残るように露光する。次いで、アルゴン（
Ａｒ）ミリング２１により露呈した金属膜１９を除去す
る。ついで、第２図（ｈ）及び（ｉ）に示すように不要
のレジスト１７及び２０を除去することにより、ゲート
電極の低抵抗部２２が高抵抗部ゲート電極１４に対し上
方空中に並列に形成され、二箇所の非能動層１６上で前
記高抵抗部ゲート電極１４と低抵抗部ゲート電極２２を
接続することができる。
であり、第２図（ａ）〜（ｉ）は、実施例を工程順に示
した図であり、第２図（ｂ）、 （ｃ）、（ｅ）、（ｇ
）、（ｈ）は、第２図（ａ）のｃ−ｃ’断面を矢印方向
から見た図であり、第２図（ｄ）、（Ｄ、（ｉ）は、第
２図（ａ）のＤ−Ｄ“断面を矢印方向から見たものであ
る。第１図（ａ）は、上面より、形成されたゲート電極
２１を見たものであり、第１図（ｂ）、及び、（Ｃ）は
、それぞれ、第１図（ａ）のＡ−Ａ’、Ｂ−Ｂ’での断
面を見たものである。工程は、簡略化のためにショット
キ型ガリウム砒素電界効果トランジスタ（ＧａＡｓＭＥ
ＳＦＥＴ）を例にとって説明を行う。先ず、第２図（ａ
）に示すように能動層１３と非能動層１６を含む基板１
０上にソース電極１１及びドレイン電極１２を能動領域
（例えばシリコン（Ｓｉ）をＧａＡｓ中に不純物として
１０１７ｃｍ−３台ドープした厚さ０．１μｍのｎ領域
）１３上に形成する。ついで、高抵抗部ゲート電極（例
えばチタン／アルミニウム（Ｔｉ／Ａｌ）、Ｔｉの厚さ
１０ｎｍ以上、Ａｌの厚さ１１００ｎ以上、ゲート長０
．２５．ｕｍ以下）１４をソース電極１１及びドレイン
電極１２の間に配設し、同時に、ゲート接続部１５を非
能動層（例えば半絶縁性ＧａＡｓ層）１６上に形成する
。次いで、第２図（ｃ”）及び（ｄ）に示すように、全
面にレジスト１７を塗布形成した後、ゲート接続部１５
、ソース電極１１及びドレイン電極１２上に開口部１８
を形成する。次いで、第２図（ｅ）及び（ｆ）に示すよ
うに全面を覆うように金属膜１９（例えば、チタニウム
／金（Ｔｉ／Ａｕ）、Ｔｉの厚さ１０ｎｍ以上、Ａｕの
厚さ４００ｎｍ以上）を形成した後、金属膜全面を覆う
ようにレジスト２０を塗布形成する。次いで、第２図（
ｇ）に示すように開口部１８及びゲート電極１４上にレ
ジスト２０が残るように露光する。次いで、アルゴン（
Ａｒ）ミリング２１により露呈した金属膜１９を除去す
る。ついで、第２図（ｈ）及び（ｉ）に示すように不要
のレジスト１７及び２０を除去することにより、ゲート
電極の低抵抗部２２が高抵抗部ゲート電極１４に対し上
方空中に並列に形成され、二箇所の非能動層１６上で前
記高抵抗部ゲート電極１４と低抵抗部ゲート電極２２を
接続することができる。
以上により形成されたゲート各部の寸法は、ゲート電極
に垂直な断面でみたとき、低抵抗部２２は０．８μｍＸ
０．４μｍ（横×縦）、高抵抗部１４は、０．２５μ
ｍＸ０．３μｍ（ゲート長×高さ）になる。また低抵抗
部底の能動層１３上からの距離はレジスト１７の厚さで
制御することが可能であり、ゲート長に律速されること
がなく、１／、ｍ以上の距離をとることもレジスト１７
の選定により可能である。従来のＴ型ゲートにおける低
抵抗部と能動領域の距離はゲート長により律速され、例
えば、０．１□ｍゲートでは、０．１５□ｍ程度であり
０．５□ｍもの距離をとることは困難である。従って、
この発明によってゲートの低抵抗部が形成する基板との
浮遊容量（距離１μｍ）は、従来のＴ型ゲートの場合（
距離０．１５μｍ）に比べて１７６以下に改善されるこ
とになる。以上の実施例はＧａＡｓＭＥＳＦＥＴを例に
とったが、これは、工程を説明するためのものである、
金属をショットキ電極とする電界効果トランジスタを形
成することのできるものであるれば良く、例えば、二次
元電子ガスを形成するような高移動度トランジスタ（Ｈ
ＥＭＴ）でもよい。高抵抗部のゲート金属としてＴｉ／
Ａｌを用いたが、これは、工程を説明するものであり、
半導体とショットキ電極を形成するものであれば、例え
ば、タングステン（Ｗ）やタングステンシリサイド（Ｗ
Ｓｉ）あるいはアルミニウム（ＡＩ）でもよい。更に低
抵抗部の金属としてＴυＡｕを用いたが、線抵抗の低い
金属を用いることができる。
に垂直な断面でみたとき、低抵抗部２２は０．８μｍＸ
０．４μｍ（横×縦）、高抵抗部１４は、０．２５μ
ｍＸ０．３μｍ（ゲート長×高さ）になる。また低抵抗
部底の能動層１３上からの距離はレジスト１７の厚さで
制御することが可能であり、ゲート長に律速されること
がなく、１／、ｍ以上の距離をとることもレジスト１７
の選定により可能である。従来のＴ型ゲートにおける低
抵抗部と能動領域の距離はゲート長により律速され、例
えば、０．１□ｍゲートでは、０．１５□ｍ程度であり
０．５□ｍもの距離をとることは困難である。従って、
この発明によってゲートの低抵抗部が形成する基板との
浮遊容量（距離１μｍ）は、従来のＴ型ゲートの場合（
距離０．１５μｍ）に比べて１７６以下に改善されるこ
とになる。以上の実施例はＧａＡｓＭＥＳＦＥＴを例に
とったが、これは、工程を説明するためのものである、
金属をショットキ電極とする電界効果トランジスタを形
成することのできるものであるれば良く、例えば、二次
元電子ガスを形成するような高移動度トランジスタ（Ｈ
ＥＭＴ）でもよい。高抵抗部のゲート金属としてＴｉ／
Ａｌを用いたが、これは、工程を説明するものであり、
半導体とショットキ電極を形成するものであれば、例え
ば、タングステン（Ｗ）やタングステンシリサイド（Ｗ
Ｓｉ）あるいはアルミニウム（ＡＩ）でもよい。更に低
抵抗部の金属としてＴυＡｕを用いたが、線抵抗の低い
金属を用いることができる。
（発明の効果）
本発明では、ゲート電極の低抵抗部が高抵抗部の上方空
中に形成されるためゲート長が短くなっても低抵抗部が
基板に接近せず、ゲート電極とソース電極間の浮遊容量
を小さくすること８来、低雑音特性の劣化を防ぐことが
できる。また、ゲート電極の低抵抗部は、ソース電極と
ドレイン電極のパッド形成と同時に形成することができ
る。更に、ゲート電極の低抵抗部の構成金属は抵抗の低
減のみを目的としてゲート電極の高抵抗部の構成金属と
異なったものを使用することができる。
中に形成されるためゲート長が短くなっても低抵抗部が
基板に接近せず、ゲート電極とソース電極間の浮遊容量
を小さくすること８来、低雑音特性の劣化を防ぐことが
できる。また、ゲート電極の低抵抗部は、ソース電極と
ドレイン電極のパッド形成と同時に形成することができ
る。更に、ゲート電極の低抵抗部の構成金属は抵抗の低
減のみを目的としてゲート電極の高抵抗部の構成金属と
異なったものを使用することができる。
第１図は本発明の一実施例を示す電極部の概略図、第２
図は本発明の製造工程を示す電極部の概略図、第３図は
、従来例による微細電極の形成方法を工程順に示す電極
部の概略図である。 １０．５０・・・半導体基板、１１・・・ソース電極、
１２・・・ドレイン電極、１３・・・能動領域、１４・
・・ゲート電極（高抵抗部）、１５・・・ゲート接続部
、１６・・・非能動領域、１７．２０−、ルジスト、１
８・・・開口部、１９・・・金属膜、２１・・・アルゴ
ンミリング、２２・・・ゲート電極（低抵抗部）、５１
−０．低感度ポジ型レジスト、５２・・・高感度ポジ型
レジスト、５３・・・電子線、５４−１．蒸着金属、５
５・・・電極第 図 第 図 第 図 第 図 Ｒ 第 図 第 図
図は本発明の製造工程を示す電極部の概略図、第３図は
、従来例による微細電極の形成方法を工程順に示す電極
部の概略図である。 １０．５０・・・半導体基板、１１・・・ソース電極、
１２・・・ドレイン電極、１３・・・能動領域、１４・
・・ゲート電極（高抵抗部）、１５・・・ゲート接続部
、１６・・・非能動領域、１７．２０−、ルジスト、１
８・・・開口部、１９・・・金属膜、２１・・・アルゴ
ンミリング、２２・・・ゲート電極（低抵抗部）、５１
−０．低感度ポジ型レジスト、５２・・・高感度ポジ型
レジスト、５３・・・電子線、５４−１．蒸着金属、５
５・・・電極第 図 第 図 第 図 第 図 Ｒ 第 図 第 図
Claims (2)
- （１）ソース電極とドレイン電極の間にゲート電極を配
設する電界効果トランジスタにおいて、前記ゲート電極
が、半導体基板の能動層と接触している高抵抗部、すな
わち、ゲート長の短い部分と、これより低抵抗である部
分とで構成され、能動領域部では、前記低抵抗部が前記
高抵抗部の上方空中に存在するが、非能動領域部では、
前記両抵抗部が接触していることを特徴とする電界効果
トランジスタ。 - （２）半導体基板上に少なくとも電界効果トランジスタ
の能動層を形成する工程と、ソース電極とドレイン電極
の形成された半導体基板の能動層領域上では所望の長さ
を有するゲートを形成する工程と、非能動領域上では、
前記ゲート長より長いゲート接続部を形成する工程と、
次いで、全面にレジストを塗布し、ソース電極、ドレイ
ン電極及びゲート接続部上に光露光により開口部を形成
する工程と、全面を覆うように金属膜を形成した後、再
び、全面にレジストを塗布形成し、前記レジストの開口
部及びゲート電極上にレジストが残るように露光を行う
工程と、露呈した不要の金属膜を除去した後、残余のレ
ジストを有機洗浄あるいは灰化処理により取り除く工程
を備えることを特徴とする電界効果トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221502A JP2734185B2 (ja) | 1990-08-23 | 1990-08-23 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221502A JP2734185B2 (ja) | 1990-08-23 | 1990-08-23 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04103137A true JPH04103137A (ja) | 1992-04-06 |
| JP2734185B2 JP2734185B2 (ja) | 1998-03-30 |
Family
ID=16767717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221502A Expired - Fee Related JP2734185B2 (ja) | 1990-08-23 | 1990-08-23 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734185B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450470A (en) * | 1987-08-20 | 1989-02-27 | Nec Corp | Field-effect transistor |
| JPH01283852A (ja) * | 1988-05-10 | 1989-11-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH0247840A (ja) * | 1988-08-10 | 1990-02-16 | Nec Corp | 半導体装置の製造方法 |
| JPH02199844A (ja) * | 1989-01-30 | 1990-08-08 | Hitachi Ltd | シヨツトキーゲート電界効果トランジスタ |
-
1990
- 1990-08-23 JP JP2221502A patent/JP2734185B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450470A (en) * | 1987-08-20 | 1989-02-27 | Nec Corp | Field-effect transistor |
| JPH01283852A (ja) * | 1988-05-10 | 1989-11-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH0247840A (ja) * | 1988-08-10 | 1990-02-16 | Nec Corp | 半導体装置の製造方法 |
| JPH02199844A (ja) * | 1989-01-30 | 1990-08-08 | Hitachi Ltd | シヨツトキーゲート電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2734185B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3386789B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6351550B2 (ja) | ||
| JPH0260216B2 (ja) | ||
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JPH04103137A (ja) | 電界効果トランジスタの製造方法 | |
| US5970328A (en) | Fabrication method of T-shaped gate electrode in semiconductor device | |
| JPS6155969A (ja) | 半導体装置およびその製造方法 | |
| JPH0411741A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS5838945B2 (ja) | シヨット障壁型電界効果トランジスタの製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPH02263443A (ja) | 電界効果トランジスタ | |
| JPH0323643A (ja) | 半導体装置およびその製造方法 | |
| JPH09266216A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3217714B2 (ja) | 電界効果トランジスタのゲート形成方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| US6300190B1 (en) | Method for fabricating semiconductor integrated circuit device | |
| JPH04186640A (ja) | 半導体装置の製造方法 | |
| JPH02273939A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0745639A (ja) | 電界効果トランジスタ用の０．１μｍ以下のＴゲートを製造する方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04186639A (ja) | 半導体装置の製造方法 | |
| JPH02180032A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |