JPH0397268A - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JPH0397268A
JPH0397268A JP1234955A JP23495589A JPH0397268A JP H0397268 A JPH0397268 A JP H0397268A JP 1234955 A JP1234955 A JP 1234955A JP 23495589 A JP23495589 A JP 23495589A JP H0397268 A JPH0397268 A JP H0397268A
Authority
JP
Japan
Prior art keywords
region
type
semiconductor device
power semiconductor
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1234955A
Other languages
English (en)
Other versions
JP2752184B2 (ja
Inventor
Makoto Hideshima
秀島　誠
Tetsujiro Tsunoda
哲次郎 角田
Masashi Kuwabara
桑原　正志
Shingo Yanagida
柳田　新吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1234955A priority Critical patent/JP2752184B2/ja
Priority to US07/579,660 priority patent/US5124772A/en
Priority to EP90117501A priority patent/EP0417738B1/en
Priority to DE69032496T priority patent/DE69032496T2/de
Priority to KR1019900014300A priority patent/KR940008261B1/ko
Publication of JPH0397268A publication Critical patent/JPH0397268A/ja
Application granted granted Critical
Publication of JP2752184B2 publication Critical patent/JP2752184B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、電力用半導体装置に係わり、特にＩ　Ｇ　
Ｂ　Ｔ　（　Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏ
ｌａｒ　Ｔｒａｎｓｉｓｔｅｒ　）の構造に関する。
（従来の技術） Ｉ　ＧＢＴは、第１３図に代表されるユニットセル断面
構造を有するトランジスタであり、上部にＭＯＳＦＥＴ
構造部、下部にバイボーラトランジスタ構造部を有する
複合構造と把えることができる。当該構造および基本動
作は、特開昭５７−１２０３６９号明細書および図面に
開示、詳述されている。例えばｎチャネル型ＩＧＢＴの
場合で第１３図について説明すると、ｐ＋型基板（アノ
ード）１０１の上にｎ”型バッファ領域１０２およびｎ
一型ドレイン領域１０３が積層され、該ｎ一型ドレイン
領域１０３中に、ｐ型ベース領域１０４、さらにｐ型ベ
ース領域１０４中に、ｎ＋型ソース領域１０５が不純物
拡散法により形成されている。上表面には、薄い酸化膜
１０６を介してポリシリコンゲート電極１０７が配設さ
れている。ｐ型ベース領域１０４と、ｎ＋型ソース領域
１０５とを表面で短絡するように、金属ソース電極１０
８が設けられ、ポリシリコンゲート電極１０７に接続し
て、金属ゲート電極１０９、ｐ゛型基板（アノード）１
０１に接続して、金属アノード電極１１０がそれぞれ設
けられている。
基本動作は、ソース電極１０８を接地し、アノード電極
１１０に正の電圧が印加される状態で、ゲート電極１０
９を負の電位に保てば、該装置は阻止状態にある。ゲー
ト電極１０９に正の電圧を印加すれば、一般のＭＯＳＦ
ＥＴ同様に、ｐ型ベース領域１０４の表面に反転チャネ
ル１１１が形成され、ｎ＋型ソース領域１０５から、チ
ャネル１１１を通じてｎ一型ドレイン領域１０３の表面
部分１１２にエレクトロンが流入し、エレクトロン蓄積
層が形或される。エレクトロンは、さらにソース〜アノ
ード間に印加されている電圧にょって、ｎ一型ドレイン
領域１０３中をアノード電極１１０側へ走行していき、
ｐ１型アノード領域（基板）１０１と、ｎ一型ドレイン
領域１０３（もしくはｎ１型バッファ領域１０２）の間
を順方向バイアスの状態に至らせしめる。これにより、
ｐ４型アノード領域１０１から、ｎ一型ドレイン領域１
０３に対してホールの注入が生じ、ｎ一型ドレイン領域
１０３中の伝導度が変調されるとともに、装置は通電状
態となる。この状態で、ゲート電極１０９を零、もしく
は負の電位に戻せば、チャネル１１１が閉じ、装置は再
び阻止状態に戻る。
ところで、この構造の最大の欠点は四層構造であり、寄
生のサイリスクが構成されている点である。すなわち、
ｎ１型ソース１０５、ｐ型ベース１０４、およびｎ一型
ドレイン１０３による寄生ｎｐｎ型トランジスタと、ｐ
１型アノード１０１、ｎ一型ドレイン１０３、およびｐ
型ベース１０４による寄生ｐｎｐ型トランジスタとで寄
生サイリスタが構或されている。この寄生サイリスタが
、？度、再生形ターンオンしてしまうと、もはや、チャ
ネル１１１を閉じても、ｎ＋型ソース１０５から、ｎ一
型ドレイン１０３に対してのエレクトロンの流れは、寄
生ｎｐｎ型トランジスタによって保たれるので、阻止状
態には戻れず、装置の破壊に至ってしまう。
したがって、ＩＧＢＴ装置では、寄生サイリスクの再生
形ターンオンを如何に抑制し、トランジスタとしての最
大可制御電流を高め、広い安全動作領域とすることが重
要な技術課題となっている。
この点についても、特開昭５７−１２０３６９には開示
されており、寄生サイリスクの再生形夕一ンオンを抑制
する方法として、 （１）　　寄生ｎｐｎ型トランジスタをターンオンし難
くすること。
（２）　　寄生ｎｐｎ型トランジスタ、および寄生ｐｎ
ｐ型トランジスタの利得α１■およびα．０を低下せし
め、α０．＋αｐ．ｐ≧１と或り難くすること。
が教示されている。
さて、ＩＧＢＴの第２の欠点として、ターンオフ時間が
長いことが知られている。これはｐ＋型アノード１０１
から、ｎ一型ドレイン１０３中に注入される少数キャリ
アが、ｎ″型ドレイン１０３中に過剰キャリアとして蓄
積されてしまう結果であり、チャネル１１１を閉じてエ
レクトロンの流入を止めても、上記蓄積された少数キャ
リアが掃出されるまで、装置は阻止状態には戻れない。
これを改善する手法として、キャリアのライフタイムを
低下させておき、蓄積キャリアの再結合速度を速め、タ
ーンオフ時間を短くできることが知られている。具体的
には、 （１）　　金、白金のような深い準位を持つ不純物を基
板に拡散する。
（２）電子、中性子のような高エネルギ粒子を基板に照
射することにより、シリコンバルク中に再結合中心を形
成する。
以上のような方法が用いられる。この再結合中心を形成
することによって、ターンオフ時間が短くなるだけでな
く、寄生トランジスタの利得α．．およびα．，も低下
する。したがって、寄生サイリスクの再生形ターンオン
を抑制する効果もある。
一方、上記の目的で、ＩＧＢＴに、金を拡散した場合に
は、ｎ一型ドレイン１０３中で拡散された金がアクセプ
タとして機能し、いわゆる濃度補償効果により、ｎ一型
ドレイン領域の比抵抗が高くなってしまうことが知られ
ている。この対策として、第１３図中の参照符号１１２
で示したｐ型ベース１０４相互間の表面領域のｎ型不純
物濃度を、あらかじめ高めておく手法が提言されている
。
（参考；　ＰＣＩＭ’８８　Ｐｒｏｃｅｅｄ１ｎｇｓ　
ｐｐ１３４　）実際には、Ｉ　ＧＢＴのライフタイムコ
ントロールを、金拡散法にて行ない、ターンオフ時間、
１μｓ以下を実現した場合には、ｎ−型ドレイン領域１
０３のほぼ全域に濃度補償効果が観測され、比抵抗が高
くなるが、それを全て均一に元の比抵抗に戻す良好な手
法もなく、また、戻す必要もない。
なぜなら、ｎ一型ドレイン１０Ｂには、ｐ１型アノード
１０１から少数キャリアであるホールが注入され、伝導
度変調効果を受けるので、多少比抵抗が高くなっていて
も通電能力はほとんど低下しないからである。
ただし、金拡散法による濃度補償効果は、特にシリコン
表面近傍で顕著であり、酸化膜（誘電体層）１０６の直
下の領域１１２に十分なエレクトロン蓄積層が形成され
なくなり、通電能力が低下する場合があると解される。
この観点で上述した特開昭５７−１２０３６９に、第１
４図の如き構造が提言されている。これは、より積極的
にエレクトロンの蓄積層として、不純物濃度１　０　１
８〜１　０　”ａｔＩＩ／ｃｃのｎ　＋領域２０１を形
戊したものである。
重金属拡散によるライフタイムコントロールを行なう場
合でも、白金の場合には、上記温度補償効果は極めて小
さく、また、電子線等の場合も含めて、上記効果は無視
でき、それらによるライフタイムコントロールを行なっ
ても、エレクトロン蓄積効果低減による通電能力の低下
はない。
従来、金もしくは白金等の重金属拡散法を用いたライフ
タイムコントロールによって、ターンオフ下降時間ｔｆ
が約０．３μｓまでのＩＧＢＴが実現されているが、重
金属拡散法では、制御性に難があり、工業的製造上では
、ターンオフ下降時間ｔｆが０．３μｓ〜０．８μｓ位
の幅を有して生産されていた。また、ターンオフ下降時
間ｔｆで０．３μｓ以下のＩＧＥＴ特性を得ようとする
と、重金属の多量の拡散が必要となるが、そのオーダー
の重金属拡散は、バルクシリコン内での漏れ電流の増加
のみならず、シリコン表面と、熱酸化膜との界面の偏析
による表面漏れ電流の増加を招き、実用に供し得ていな
かった。
一方、電子線照射、あるいは中性子照射によるライフタ
イムコントロール技術の進歩により、ターンオフ下降時
間ｔｆの分布が０．１μｓ以内でのＩＧＢＴが可能とな
ってきた。また、これらの照射技術によれば、ターンオ
フ下降時間ｔｆが０．３μｓ以下、さらにはＯ、１５μ
ｓ以下の工業的ＩＧＢＴ製造も可能となり、Ｉ　ＧＢＴ
も従来のＭＯＳＦＥＴに近い高速ターンオフ装置となっ
てきた。
一方、最大可制御電流も上記ライフタイムコントロール
技術の進歩により、αｐｏｐが低下する分、向上してき
た。
しかしながら、ターンオフ下降時間ｔｆが０．３μｓ以
下となるようにライフタイムコントロールを行なってい
くと、従来の最大可制御電流の向上は飽和し、ターンオ
フ下降時間ｔｆが０．２μｓ以下となるように、ライフ
タイムコントロールを行な゛つた場合には、むしろ最大
可制御電流が低下する。この様子を第１５図に示す。こ
の要因は以下のように考えることができる。
すなわち、比較的ライフタイムかの長い領域では、αｓ
ｐａおよびα，．．が大きいので、α。，．＋α．ｐが
容易に“１゛を越え、それによって最大可制御電流は制
限を受けている。したがって、キャリアのライフタイム
の低下、すなわちα，，，，α１．の低下により、最大
可制御電流は向上する。
しかしながら、キャリアライフタイムの低下にともなっ
て、寄生ｎｐｎ型トランジスタのターンオンが。より低
い電流で発生するようになり、α．，低下の効果が寄与
しなくなってくる。
別な言い方をすれば、キャリアライフタイムが十分に低
い領域、すなわちライフタイムが０．５μｓ１ターンオ
フ下降時間ｔｆで約１μｓ以下となるような領域では、
寄生ｎｐｎ型トランジスタがターンオンする電流密度が
装置の最大可制御電流を決めていると考えることができ
る。
寄生ｎｐｎ型トランジスタは、もともと、エミッタとし
て機能するｎ＋型ソース１０５と、ベースとして機能す
るｐ型ベース１０４が、表面のソース電極１０８によっ
てシャント短絡された構成となっている。しかしながら
、第１６図に示したように、ｐ＋型アノード領域１０１
から注入されたホールｈが、エレクトロンｅに引き寄せ
られながらｐ型ベース領域１０４に流れ込み、ｎ＋型ソ
ース領域−１０５の下を通ってソース電極１０８に集め
られる。このホール電流１ｈの一部であるＩｈ’　と、
ｎ０型ソース領域１０５下のｐ型べ−ス領域１０４の抵
抗Ｒとによって、Ｉｈ’　ＸＲの電圧降下が生じ、結果
的にｎ“型ソース領域１０５と、ｐ型ベース領域１０４
との間のｐｎ接合を順方向バイアス状態に至らせしめる
。この順方向バイアスが該ｐｎ接合のビルドイン電圧を
越えると、ｎ＋型ソース領域１０５から、ｐ型べ一ス領
域１０４へ、エレクトロンｅが注入され、寄生のｎｐｎ
型トランジスタがターンオンする。
さて、キャリアライフタイムの低下がこの寄生ｎｐｎ型
トランジスタのターンオン機構にどのような影響を与え
るかを説明する。
第１７図および第１８図は、数値計算による解析結果を
もとにホール電流の流れを、概念的に示したものである
。第１７図は比較的ライフタイムが長い場合（〜５Ｘ１
０−’ｓ）、第１８図はライフタイムの短い場合（〜５
Ｘ１０−’ｓ）である。
従来のＩＧＢＴ構造でも、キャリアライフタイムが比較
的長い場合には、チャネル１１１を通して、ｎ一型ドレ
イン領域１０３中に流入したエレクトロンｅは、ｐ型ベ
ース領域１０４下にまで拡散し、その為、ｐ＋型アノー
ド領域１０１から注入されたホールｈは、ｎ一型ドレイ
ン領域１０３中をほぼ均一に流れ、ｐ型ベース領域１０
４の下方からも、該領域１０４に流れ込む。
しかしながら、キャリアライフタイムの低下によって、
エレクトロンｅの分布が、エレクトロン蓄積層１１２近
傍に偏り、第１８図のようにホールｈは、ｐ型ベース領
域１０４相互間のエレクトロン蓄積層１１２の方向に強
く引き寄せられるようになる。結果的にｐ型ベース領域
１０４のホールｈの流入は、エレクトロン蓄積層１１２
の近傍、すなわち、ｐ型ベース領域１０４の側面からの
流入のみとなり、局在化する。したがって、キャリアラ
イフタイムが十分に短い場合には、長い場合に比して前
記電圧降下に係わるホール電流１ｈ’が増加することに
なる。言い換えれば、第１７図の例では、Ｒ１〜Ｒ３が
比較的小さいので電圧降下は、 Ｒ４ｘｌｈ４’　＋Ｒ５ｘｌｈ５’　　々Ｒ５Ｘ　（２
／５）　Ｉ　ｈで済んでいたのに対し、第１８図の例で
は、Ｒ５ＸＩｈ’　　　繍　Ｒ５ＸＩｈ に増加する。その分、寄生ｎｐｎ型トランジスタのエミ
ッタ（ｎ“型ソース領域１０５）と、べ−ス（ｐ型ベー
ス領域１０４）との間の順方向バイアスが容易に深くな
ってしまい、ターンオンし易くなってしまう。
（発明が解決しようとする課題） この発明は上記のような鑑みて為されたもので、電力用
半導体装置（特にＩＧＢＴ）において、高速ターンオフ
特性（ｔｆ＜０．３μｓ）を実現するべく、キャリアラ
イフタイムを十二分に短く（τｐ＜１．５Ｘ１０−’Ｓ
）ｔ，た場合においても、寄生ｎｐｎ型トランジスタが
容易にターンオンすることがなく、結果として十二分に
大きな可制御電流が得られ、もって高速ターンオフ特性
で、かつ十分に広い安全動作領域をもつ電力用半導体装
置を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明による電力用半導体装置によれば、（イ）第１
導電型半導体層からなる第１領域と、これに連続して形
成された少なくとも１つの第２導電型半導体層からなる
第２領域と、第２領域の露出する表面に、端部を露出し
て形成される第１導電型半導体層からなる第３領域と、
この第３領域内に設けられ、端部が上記表面に露出する
第２導電型半導体層からなる第４領域と、上記第２領域
と第４領域との間の第３領域の上記表面に沿って形成さ
れる絶縁物層と、この絶縁物層上に形成されるゲート層
とを有する電力用半導体装置において、 上記第２領域のキャリアのライフタイムが放射線照射に
よって５ＸｉＯ−’秒以下に設定されており、 上記ゲート層下方の絶縁物層に接する第２領域うち、上
記第３領域に接して形成される部分の第２導電型の不純
物濃度が、該第２領域よりも高い第５領域を具備してい
ることを特徴とする。
さらに（イ）項記載の電力用半導体装置において、 （１）　　前記第３領域が複数存在し、それぞれの第３
領域の表面露出部は、第５領域にて囲まれていること。
（２）　　前記第５領域が複数存在し、それぞれの第５
領域の表面露出部は、第３領域にて囲まれていること。
（３）　　前記第５領域の深さは、第３領域の深さの０
．５倍から１．１倍までの間であること。
（４）　　前記第５領域の表面露出部の平面幾何学形状
は、鈍角をもった多角形、あるいはその表面露出部の角
部に所定の曲率をもっていること。
（５）　　前記放射線は、電子線あるいは中性子線であ
ること。
以上の項目のうち、少なくとも一つを具備することを特
徴とする。
（作用） 上記のような電力用半導体装置によれば、第３領域（ベ
ース領域）に接し、ゲート層下方の絶縁物層に接する第
２領域（ドレイン領域）に、第３領域（ベース領域）に
接し、該第２領域よりも第２導電型の不純物濃度が高い
第５領域を形成する。これによって、キャリアライフタ
イム十二分に短い場合においても、第５領域全域、およ
びその近傍の第３領域（ベース領域）下の第２領域（ド
レイン領域）でのエレクトロン分布密度が高く保て、ホ
ール電流の局在化が抑制される（ｐ型ベース、ｎ型ドレ
インの場合）。この結果、装置の最大可制御電流が高く
なり、広い安全動作領域を実現することができる。
（実施例） 以下、図面を参照してこの発明の実施例について説明す
る。
第１図は、この発明の第１の実施例に係わる電力用半導
体装置の概念を示した断面図である。従来構造と同一な
箇所は、第１３図と同一符号を付してある。
第１図についてｎチャネル型Ｉ　ＧＢＴで説明するなら
ば、本発明の構造の特徴は、ｎ一型ドレイン領域１０３
におけるｐ型ベース領域１０４相互間に存在するｎ型領
域１００１のｎ型不純物濃度が高められている点である
。このｎ型領域１００１の典型的な不純物濃度としては
、１０１４〜１０１７ａｔＩｌｌＣＣであり、ｐ型ベー
ス頭域１０４間で、平面方向に均一な不純物濃度分布を
持つように形戊されており、主面からの深さは、ｐ型ベ
ース領域１０４の主面からの深さと、ほぼ同程度に形或
される。
次に、本第１の実施例を、製造プロセスをもとに、さら
に詳しく説明する。
従来と全く同一に、ｐ型シリコン基板（アノード）１０
１　（典型的不純物濃度１０１８〜１　０　２０ａｔｎ
／ｃｃ）の上に、ｎ１型高濃度ノ＜・ソファ領域１０２
を、典型的不純物濃度１０１６〜１　０　”ａｔｍ／ｃ
ｃｓ　１　０　〜２　０　ｘｉ　ｍ程度の厚みに気相或
長させ、さらに、ｎ一型ドレイン領域１０Ｂを、典型的
不純物濃度１　０　１３〜１　０　”ａｔｍ／ｃｃ，　
３　０　〜１００μｍ程度の厚みに気相成長させる。こ
のとき、ｎ゜型高濃度バツファ領域１０２は、必ずしも
必要ではなく、設計によっては省略してもよい。
また、各領域の不純物濃度、厚みは、所望の耐圧によっ
て種々選ばれる。本第１の実施例では、ｎ＋型バッファ
領域１０２を、不純物濃度〜１　０　”ａｔａｌｃａｓ
厚み１５μｍＳｎ一型ドレイン領域１０３を、不純物濃
度２　Ｘ　１　０　”ａｔｍ／ｃｃ、厚み５０μｍに設
定した。次に、該シリコンウエーハのドレイン領域１０
３の表面を酸化し、一般の写真蝕刻法を用いて能動領域
を形戊する領域を開口し、選択的にｎ型不純物を拡散す
る。本第１の実施例では、不純物としてリンを用い、イ
オンインプランテーション技術によって、ドーズ量Ｉ　
Ｘ　１　０　”ａｔＩ／ｃｍ”を打ち込んだ。しかる後
に、該表面を酸化膜で再び覆い、１１００℃で数時間程
、あらかじめ拡散し、ｎ型領域１００１を形成する。以
降の工程は、従来のＩＧＢＴ製造工程と同一であり、ガ
ードリング領域（第１図には図示せず）に選択的ｐ型領
域を形成し、能動領域となる領域表面に薄い（〜１００
０入）のゲート酸化膜１０６を形成する。しかる後に、
ゲート電極１０７としてポリシリコンを、５０００入程
度の厚みに気相或長させ、上記ゲート酸化膜１０６を被
覆する。次に、ポリシリコンをパターニングし、一般の
二重自己整合法を用いてｐ型ベース領域１０４、ｎ＋型
ソース領域１０５を順次形成し、電極金属層を各領域に
配設した後、電子線照射（２〜１０Ｍｒｄ）を施し、完
成する。
今回の実施例では、ｐ型ベース領域１０４の主面からの
深さｘｊｐを、４μｍに設定し、ｎ型頭域１００１の主
面からの深さが、１μｍ（０．２５ｘｊｐ）　、２ｔｔ
ｍ　（０．５ｘｊｐ）、３．２μｍ　（０．３ｘ　ｊｐ
）　、および４．４μｍ（１．ｌｘｊｐ）の４種類をそ
れぞれ試作した。
これらは、ｐ型ベース形成用不純物を導入する前に行な
うｎ型領域１００１形成の拡散時間を、個々に設定する
方法で行なった。例えばｎ型領域１００１の深さを４．
４μｍとした場合には、ｎ型領域１００１の深さ方向ヘ
ノ濃度分布は、表面で２　Ｘ　１　０　”ａｔｍ／ｃｃ
，，０．５ａｍの深さで４　．　　Ｉ　Ｘ　１　０　”
ａｔｍ／ｃｃ，１μｍの深さで３．　　８　Ｘ　１　０
　”ａｔａ＋／ｃｃ，　２　μｍの深さで２．　　３　
ｘ　１　０　”ａｌ／ｃｃ，　３　μｍの深さで９．　
　２　Ｘ　１　０　”ａＬｆｆｌ／ｃｃ，　４　μｍの
深さで３．ｏＸｉｏ”ａｔｌ／ｃｅ，４．４ｐｍの深さ
で、バルク（ｎ一型ドレイン領域１０３）と同一濃度の
２Ｘ１０１４書／ＣＣとなっている。このとき、ｎ“型
ソース領域１０５は、不純物としてヒ素を用い、主面か
らの深さを約０，２μｍとした。すなわち、ｎ型領域１
００１は、ｎ＋型ソース領域１０５より深く、ｐ型ベー
ス領域の深さｘｊｐの１／８の深さにピーク濃度を有し
、１／８〜６／８に相当する深さでｎ一型ドレイン領域
１０３の不純物濃度より、約一桁高い濃度をもつプロフ
ァイルが形或されている。
さて、上述の４種類のｎ型領域１００１を形成したもの
に、電子線照射を６　Ｍｒｄ施し、キャリアライフタイ
ムを約５０ｎｓにコントロールし、それぞれの最大可制
御電流を測定した。第２図が結果であるが、図中の横軸
しｎ型領域深さ／ｐ型ベー．ス領域深さ］が“０”の点
は、ｎ型領域１００１を形成していない従来構造のＩＧ
ＢＴのものである。［ｎ型領域深さ／ｐ型ベース領域深
さ］をＭとすると、ＭがＯ、５以下の場合で、最大可制
御電流は、約１０％前後向上しており、Ｍが０．８以上
の場合では、２０％以上の向上が見られた。特に、Ｍが
１に近い場合、今回では１．１の場合において、最大可
制御電流は最も向上し、２６％も増加した。
第３図は、上記Ｍが１．１の場合で、キャリアライフタ
イムを変化させた時の最大可制御電流の変化を示したも
のである。キャリアライフタイムτｐが５Ｘ１０−７ｓ
（ターンオフ下降時間ｔｆで１．０μｓ程度）以上では
、従来例と比較して最大可制御電流はあまり大きく向上
していないが、キャリアライフタイムτｐが１．５Ｘ１
０”’ｓ以下では、大幅に最大可制御電流の向上が見ら
れた。
最大可制御電流の向上に対するｎ型領域１００１の機能
は、次のように考えることができる。第４図は、本発明
の第１の実施例に係わるＩＧＢＴでのキャリアライフタ
イムτｐが５Ｑｎ　ｓにおけるホール電流の流れの概念
図であるが、第１８図に示す従来例でのホール電流の流
れと、第４図に示すホール電流の流れとでは差異が生じ
ており、結果として、寄生ｎｐｎ型トランジスタのター
ンオンを誘起するホール電流１ｈ’が低下すると考えら
れる。すなわち、本発明の構成では、ｎ型領域１００１
中のエレクトロンｅの分布密度が高いので、キャリアラ
イフタイムを十二分に低下させた場合においても、ｐ型
ベース領域１０４下でのエレクトロンｅの分布密度が高
くなる。これにより、第１８図に示す従来例で見られた
ホール電流１ｈ’の局在化が緩和されたと考えられる。
本実施例のｎ型領域１００１の深さを、４種類評価した
中で、ｎ型領域１００１の深さが深い程、そしてｐ型ベ
ース領域１０４とほぼ同一の深さとすると最も良好とな
っている点からも上記機能をｎ型領域ｌ００１が担って
いることが裏付けられる。
ところで、ｎ型領域１００１を、さらに深く形成した場
合には、いっそうの最大可制御電流の向上が期待される
が、［ｎ型領域深さ／ｐ型ベース領域深さ］Ｍを、１．
３に設定した試作サンプルＣは、順方向阻止耐圧が大き
く低下してしまい評石に価しなかった。
第５図は、第２の実施例に係わるＩＧＢＴの概象を示す
断面図であり、特徴としては、ｐ型ベース領域１０４に
一体化された深いｐ＋型ベース領ｌｄ，（ボディ領域）
１１０４が形成されている点である。このような構造で
も、第１の実施例で説明したＩＧＢＴと同様、キャリア
ライフタイムを十二分に短くして、なおかつ最大可制御
電流を高めることが可能であることは勿論である。
これまで、ＩＧＢＴの基本ユニットセル断面構造をもと
に、本発明を説明してきたが、実際のＩ　ＧＢＴ装置で
は、この基本ユニットセルが多数並列に繰り返し配列さ
れている。本発明の構成の唯一の弱点として、ｎ型領域
１００１の形成によって、サステイニング電圧が低下す
るという点がある。この点を克服するためには、基本ユ
ニットセルの平面幾何学形状に重要である。
サステイニング電圧を決定しているパラメータは、ｐ型
ベース領域１０４と、ｎ一型ドレイン領域１０３（ｎ型
領域１００１も含む）との接合部から、ｎ一型ドレイン
領域１０Ｂ（ｎ型領域１００１も含む）へ伸びた空乏領
域での電界の強さ、ドナー濃度（一ｎ一型ドレイン領域
１０３の濃度）、およびホール電流密度であり、それら
によるアバランシュプレークダウンで決まる。一般にＩ
ＧＥＴもＭＯＳＦＥＴと同様、第６図に示すように、メ
ッシュ状のポリシリコンの開孔部１１３毎に島状のｐ型
ベース領域１０４が形成される。
この構成で、本発明のｎ型領域１００１を形或すると、
ｎ型領域１００１の格子点部分１１４での電界が高くな
っている欠点が顕在化し、容易にアバランシュブレーク
ダウンを起こすようになり、サステイニング電圧の低下
が少なくない。
一方、第７図に示した本発明の応用例では、ポリシリコ
ン１０７は第６図同様、メッシュ状に形成されているが
、ｐ型ベース領域１０４（ボディ領域１１０４を含む）
は環状に形成され、さらにその内側にｎ型領域１００１
が形成されている。
したがって、ｎ型領域１００１がｐ型ベース領域１０４
（ボディ領域１１０４を含む）に囲まれた島状領域とな
る。
この応用例では、ｎ型領域１００１の格子点部分（第６
図中で１１４の部分）がなく、電界強磨がより均一化さ
れる。さらに、第７図の如く、島状のｎ型領域１００１
が表面で鈍角からなる多角形、もしくは角部に曲率をも
った，例えば円形になるように、ｐ型ベース領域１０４
（ボデイ領域１１０４を含む）を形成しておけば、電界
強度のよりいっそうの均一化が為される。
本応用例で、ｎ型領域１００１は、引き仲ばされた八角
形としているが、これは正八角形であってもよいし、さ
らに極端に引き伸ばしてもよい。
後者の場合には、いわゆるストライプ状のポリシリコン
ゲート形状として知られる構造になる。
最大可制御電流に対するユニットセル形状の効果は公知
であり、上記ストライプ構造が最良であることが知られ
ている。この意味から、本発明での効果を最大限に引き
出すには、上記ストライブ状のポリシリコンゲート構造
と組み合わせて実施することが望ましい。
第８図は、ストライプ状のポリシリコンゲート構造と組
み合わせた場合の変形例である。
第７図の応用例に対し、ｐ型ベース領域１０４（ボディ
領域１１０４を含む）のストライプと交差して、ポリシ
リコンの橋１１０７を新たに形或してある点が特徴であ
る。この構造とすることによって、ポリシリコンゲート
形状は、いわゆるメッシュ状に近づくが、ユニットセル
形状としては、最大可制御電流に効果的なストライプセ
ルが維持される。ポリシリコンゲート形状がメッシュ状
により近くなることによって、ポリシリコンゲートの内
部抵抗がストライプ状より低減され、ゲート信号の時定
数が減少し、より高周波用途に適する電力用半導体装置
となる。
第７図および第８図に示した構造は本発明と組み合わせ
ることによって、前者はサステイニング電圧特性を、後
者は高速スイッチング特性を改善する有効な手法である
が、例え本発明にかかるｎ型領域１００１を形成しない
場合においても、上記特性改善の手法として、単独にも
有効な手法であることを付記しておく。
第９図は、第６図に示す実施例を改良した変形例であり
、第６図に示すｎ型領域１００１の格子点部分１１４に
相当する領域には、ｎ型領域１００１は形成されていな
い。すなわち電界強度の高い点での不純物濃度を低いま
まにしておくことによって、アバランシュブレークダウ
ン値（サステイニング電圧）の低下を防いでいる。
第１０図は、第７図に示した応用例を改良した別の変形
例であり、ストライブ状のｎ型領域１００１が、その長
手方向の端部で、ｐ型ベース領域１０４、もしくはｐ＋
型ボディ領域１１０４に接しないように形成されている
。これもストライプの長手方向端部における電界強度の
比較的高い部分で、不純物濃度を低く保てる効果がある
。
第１１図は、本発明の実施例のターミネーション構造の
変形例である。本発明の一般的実施例では、ｎ型領域１
００１を能動．領域全域に形成する。
すなわち、第１１図中の右下がり斜線で示した領域と同
峙に、領域１００２の部分にも、ｎ型領域１００１を形
成する。第１１図の変形例では、領域１００２の部分に
は、ｎ型領域１００１を形或していない点が特徴である
。すなわち、能動領域の最端のユニットセル、言い換え
ればユニットセルが配置されないガードリング領域１１
５、もしくはゲート電極金属配線下領域等の非能動領域
に隣接する最外郭ユニットセルに対してのみ、ｎ型領域
１００１を形成していない。
上記最外郭ユニットセルに対してサステイニングモード
で流れ込むホール電流１ｈ’　は、第１１図に示すよう
に、非能動領域下からのホール電流が加算され、一般の
ユニットセルよりホール電流密度が高くなる分、他のユ
ニットセルより容易にアバランシュブレークダウンが低
くなる。したがって、この領域１００２のｎ型不純物濃
度（ドナー濃度）を低く保つことによって、それを防ぐ
効果がある。
しかしながら、第１１図に示す装置では、最外郭ユニッ
トセルに対して本発明の最大可制御電流を高めるという
効果が幾分損なわれている。
第１２図は、この点を改善する変形例であり、最外郭ユ
ニットセルに対して、すなわち領域１００２にｎ型領域
１００１を形成していないのと同時に、ｎ“型ソース領
域１０５を形成していない。これによって、最外郭ユニ
ットセルでは、寄生ｎｐｎ型トランジスタが構成されず
、ｎ型領域１００１を形成しなくても、該ユニットが最
大可制御電流を制限することはなくなる。
以上、本発明を実施例、応用例、変形例をｎチャネル型
Ｉ　ＧＢＴの例にとって述べたが、ｐチャネル型ＩＧＢ
Ｔについても、それぞれの領域の導電型を反対にするだ
けで、全く同様に本発明を適用することができる。
［発明の効果］ 以上説明したようにこの発明によれば、電力用半導体装
置（特にＩＧＢＴ）において、高速ターンオフ特性（ｔ
ｆ＜０．３μｓ）を実現し、キャリアライフタイムを十
二分に短く（τｐ＜１．５Ｘ１．０−’ｓ）ｔ，た場合
においても、寄生ｎｐｎ型トランジスタが容易にターン
オンすることがなく、十二分に大きな可制御電流が得ら
れ、もって高速ターンオフ特性、かつ十分に広い安全動
作領域をもつ電力用半導体装置が提供される。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係わる電力用半導体装
置（ＩＧＢＴ）の断面図、第２図は実施例に係わる装置
の最大可制御電流と［ｎ型領域深さ／ｐ型ベース領域深
さ］との関係を示す図、第３図は実施例に係わる装置並
びに従来装置の最大可制御電流とキャリアライフタイム
との関係を示す図、第４図は本発明の機能を説明するた
めのホール電流の流れの概念図、第５図は本発明の第２
の実施例に係わる電力用半導体装置（ＩＧＢＴ）の断面
図、第６図ないし第１０図は本発明の実施例の平面幾何
学形状に関する応用例および変形例を示す斜視図、第１
１図ないし第１２図は本発明の実施例のターミネーショ
ン構造に関する変形例を示す断面図、第１３図および第
１４図は従来の電力用半導体装置（ＩＧＢＴ）の断面図
、第１５図は従来装置の最大可制御電流とキャリアライ
フタイムとの関係を示す図、第１６図ないし第１８図は
従来装置のホール電流の流れの概念図である．１０１・
・・ｐ型半導体基板（アノード）、１０２・・・ｎ＋型
バッファ領域、１０３・・・ｎ一型ドレイン領域、１０
４・・・ｐ型ベース領域、１０５・・・ｎ＋型ソース領
域、１０６・・・酸化膜、１０７・・・ポリシリコンゲ
ート電極、１０８・・・金属ソース電極、１０９・・・
金属ゲート電極、１１０・・・金属アノード電極、１１
１・・・チャネル、１１２・・・エレクトロン蓄積層、
１１３・・・ポリシリコン開孔部、１１４・・・格子点
領域、１１５・・・ガードリング領域、１００１・・・
ｎ型領域、１１０４・・・ｐ“型ボデイ領域、１１０７
・・・ポリシリコンの橋。 第１図 Ｎ型領域深さ／Ｐ型ベース領域深さ 第２図

Claims (6)

    【特許請求の範囲】
  1. （１）第１導電型半導体層からなる第１領域と、これに
    連続して形成された少なくとも１つの第２導電型半導体
    層からなる第２領域と、 第２領域の露出する表面に、端部を露出して形成される
    第１導電型半導体層からなる第３領域と、この第３領域
    内に設けられ、端部が上記表面に露出する第２導電型半
    導体層からなる第４領域と、上記第２領域と第４領域と
    の間の第３領域の上記表面に沿って形成される絶縁物層
    と、 この絶縁物層上に形成されるゲート層とを有する電力用
    半導体装置において、 上記第２領域のキャリアのライフタイムが放射線照射に
    よって５×１０＾−＾７秒以下に設定されており、 上記ゲート層下方の絶縁物層に接する第２領域のうち、
    上記第３領域に接して形成される部分の第２導電型の不
    純物濃度が、該第２領域よりも高い第５領域を具備して
    いることを特徴とする電力用半導体装置。
  2. （２）前記第３領域が複数存在し、それぞれの第３領域
    の表面露出部は、第５領域にて囲まれていることを特徴
    とする請求項（１）記載の電力用半導体装置。
  3. （３）前記第５領域が複数存在し、それぞれの第５領域
    の表面露出部は、第３領域にて囲まれていることを特徴
    とする請求項（１）記載の電力用半導体装置。
  4. （４）前記第５領域の深さは、第３領域の深さの０．５
    倍から１．１倍までの間であることを特徴とする請求項
    （１）記載の電力用半導体装置。
  5. （５）前記第５領域の表面露出部の平面幾何学形状は、
    鈍角をもった多角形、あるいはその表面露出部の角部に
    所定の曲率をもっていることを特徴とする請求項（１）
    記載の電力用半導体装置。
  6. （６）前記放射線は、電子線あるいは中性子線であるこ
    とを特徴とする請求項（１）記載の電力用半導体装置。
JP1234955A 1989-09-11 1989-09-11 電力用半導体装置 Expired - Lifetime JP2752184B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1234955A JP2752184B2 (ja) 1989-09-11 1989-09-11 電力用半導体装置
US07/579,660 US5124772A (en) 1989-09-11 1990-09-10 Insulated gate bipolar transistor with a shortened carrier lifetime region
EP90117501A EP0417738B1 (en) 1989-09-11 1990-09-11 Power semiconductor device
DE69032496T DE69032496T2 (de) 1989-09-11 1990-09-11 Leistungshalbleiteranordnung
KR1019900014300A KR940008261B1 (ko) 1989-09-11 1990-09-11 전력용 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1234955A JP2752184B2 (ja) 1989-09-11 1989-09-11 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPH0397268A true JPH0397268A (ja) 1991-04-23
JP2752184B2 JP2752184B2 (ja) 1998-05-18

Family

ID=16978878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1234955A Expired - Lifetime JP2752184B2 (ja) 1989-09-11 1989-09-11 電力用半導体装置

Country Status (5)

Country Link
US (1) US5124772A (ja)
EP (1) EP0417738B1 (ja)
JP (1) JP2752184B2 (ja)
KR (1) KR940008261B1 (ja)
DE (1) DE69032496T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099920A (ja) * 2007-10-18 2009-05-07 Fumihiko Hirose 電子スイッチ
US20180040409A1 (en) * 2015-03-18 2018-02-08 Hitachi, Ltd. Transformer

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
JPH04322470A (ja) * 1991-04-23 1992-11-12 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US5357120A (en) * 1992-07-14 1994-10-18 Hitachi Ltd. Compound semiconductor device and electric power converting apparatus using such device
US5426314A (en) * 1992-07-29 1995-06-20 Zaidan Hojin Handotai Kenkyu Shinkokai Insulated gate control static induction thyristor
JPH06112494A (ja) * 1992-09-29 1994-04-22 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH06268227A (ja) * 1993-03-10 1994-09-22 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
US5466951A (en) * 1993-12-08 1995-11-14 Siemens Aktiengesellschaft Controllable power semiconductor element with buffer zone and method for the manufacture thereof
US6008092A (en) * 1996-02-12 1999-12-28 International Rectifier Corporation Short channel IGBT with improved forward voltage drop and improved switching power loss
JP3209091B2 (ja) * 1996-05-30 2001-09-17 富士電機株式会社 絶縁ゲートバイポーラトランジスタを備えた半導体装置
WO1999007020A1 (de) * 1997-07-30 1999-02-11 Siemens Aktiengesellschaft Gate-gesteuerter thyristor
EP0913872A1 (en) * 1997-10-29 1999-05-06 Motorola Semiconducteurs S.A. Insulated gate bipolar transistor
JP4164962B2 (ja) * 1999-10-08 2008-10-15 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
DE10009347C2 (de) * 2000-02-28 2003-11-13 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP3490959B2 (ja) * 2000-07-11 2004-01-26 三洋電機株式会社 受光素子及び受光モジュール
JP2002203965A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
JP2003069019A (ja) * 2001-08-29 2003-03-07 Toshiba Corp 半導体装置およびその製造方法
US6888177B1 (en) * 2002-09-24 2005-05-03 T-Ram, Inc. Increased base-emitter capacitance
JP2006173437A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 半導体装置
JP5036234B2 (ja) * 2006-07-07 2012-09-26 三菱電機株式会社 半導体装置
US20080157117A1 (en) * 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8482029B2 (en) * 2011-05-27 2013-07-09 Infineon Technologies Austria Ag Semiconductor device and integrated circuit including the semiconductor device
US9911838B2 (en) 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
US9343459B2 (en) 2014-04-04 2016-05-17 Texas Instruments Incorporated Method for creating the high voltage complementary BJT with lateral collector on bulk substrate with resurf effect

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182477A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS62155567A (ja) * 1985-11-12 1987-07-10 ゼネラル・エレクトリツク・カンパニイ 絶縁ゲ−ト型半導体装置の製造方法
JPS62232167A (ja) * 1986-04-02 1987-10-12 Nissan Motor Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE8107136L (sv) * 1980-12-02 1982-06-03 Gen Electric Styrelektrodforsedd likriktaranordning
WO1982002981A1 (en) * 1981-02-23 1982-09-02 Inc Motorola Mos power transistor
JPS5868979A (ja) * 1981-10-21 1983-04-25 Hitachi Ltd 半導体装置
JPS59149058A (ja) * 1983-02-15 1984-08-25 Matsushita Electric Works Ltd Ｍｏｓ型トランジスタ
JPS6164165A (ja) * 1984-09-05 1986-04-02 Matsushita Electric Ind Co Ltd Ｍｏｓ型電界効果トランジスタ
JPS63127571A (ja) * 1986-11-17 1988-05-31 Nissan Motor Co Ltd 電導度変調形ｍｏｓｆｅｔ
JPS6449273A (en) * 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US5017508A (en) * 1989-06-29 1991-05-21 Ixys Corporation Method of annealing fully-fabricated, radiation damaged semiconductor devices
US4925812A (en) * 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182477A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS62155567A (ja) * 1985-11-12 1987-07-10 ゼネラル・エレクトリツク・カンパニイ 絶縁ゲ−ト型半導体装置の製造方法
JPS62232167A (ja) * 1986-04-02 1987-10-12 Nissan Motor Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099920A (ja) * 2007-10-18 2009-05-07 Fumihiko Hirose 電子スイッチ
US20180040409A1 (en) * 2015-03-18 2018-02-08 Hitachi, Ltd. Transformer

Also Published As

Publication number Publication date
EP0417738B1 (en) 1998-07-22
KR940008261B1 (ko) 1994-09-09
JP2752184B2 (ja) 1998-05-18
DE69032496T2 (de) 1999-01-07
US5124772A (en) 1992-06-23
DE69032496D1 (de) 1998-08-27
EP0417738A1 (en) 1991-03-20
KR910007160A (ko) 1991-04-30

Similar Documents

Publication Publication Date Title
JPH0397268A (ja) 電力用半導体装置
US9312334B2 (en) Semiconductor component
US7358127B2 (en) Power semiconductor rectifier having broad buffer structure and method of manufacturing thereof
US7485920B2 (en) Process to create buried heavy metal at selected depth
US5485022A (en) High switching speed IGBT
US5063428A (en) Semiconductor element having a p-zone on the anode side and an adjacent, weakly doped n-base zone
KR0134794B1 (ko) 전도도 변조형 반도체 장치 및 그 제조방법
JP3765950B2 (ja) 半導体モジュール用の高電圧耐性を有する縁部構造体
JP3338185B2 (ja) 半導体装置
JP3737524B2 (ja) 整流用半導体装置
US5025293A (en) Conductivity modulation type MOSFET
US7696605B2 (en) Semiconductor component comprising a temporary field stopping area, and method for the production thereof
US11699744B2 (en) Semiconductor device and semiconductor apparatus
US6774407B2 (en) Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
JPH10125896A (ja) 絶縁ゲート型サイリスタ
GB2305777A (en) Base resistance controlled thyristor structure with high density layout for increased current capacity
US5981983A (en) High voltage semiconductor device
JP5815881B2 (ja) ベース幅決定式ラッチおよび非ラッチ状態を伴うｍｃｔ素子
JPH09116152A (ja) パワー半導体素子
US5397716A (en) Method of forming an insulated gate semiconductor device
JP2001332728A (ja) Ｉｇｂｔ
CN108899364B (zh) 一种集成肖特基二极管的mos栅控晶闸管及其制备方法
JPS639386B2 (ja)
JPH0982955A (ja) 半導体装置の製法
JPS5933988B2 (ja) 静電誘導形サイリスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12