JPH0395825A - 半導体電子放出素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体電子放出素子に関するものである。

［従来の技術］ 従来の半導体電子放出素子のうち、アバランシェ増幅を
用いたものとしては、例えば米国特許第４２５９６７８
号および米国特許第４３０３９３０号に記載されている
ものが知られている。

この半導体電子放出素子は、半導体基板上にＰ型半導体
層とＮ型半導体層とを形成し、該Ｎ型半導体層の表面に
セシウム等を付着させて表面の仕事関数を低下させるこ
とにより電子放出部を形成したものであり、Ｐ型半導体
層とＮ型半導体層とにより形成されたダイオードの両端
に逆バイアス電圧をかけて７バランシェｆ１幅を起すこ
とにより電子をホット化し、電子放出部より半導体基板
表面に垂直な方向に電子を放出するものである。

［発明が解決しようとする課題］ しかしながら、上記従来の半導体電子放出素子は、電子
放出部を形成するために用いていたセシウムが化学的に
極めて活性な元素であるため、以下のような欠点があっ
た。

■安定動作を得るために超高真空（１ｘ１０−ｔｏＴｏ
ｒｒ以上）を必要とすること。

■寿命、効率等が真空度に強く依存すること。

■素子を大気中にさらすことができないこと。

また、従来の半導体電子放出素子では、アバランシェ増
幅により高いエネルギーを得た電子がＮ型半導体層内を
通過して電子放出部表面に達する構造となっていたため
、電子のエネルギーの予＜はＮ型半導体層内での格子散
乱等によって失われてしまうという欠点もあった。この
エネルギー損失を抑えるためにはＮ型半導体層を極めて
薄く（２００入以下）形成する必要があるが、このよう
な極めて薄いＮ型半導体層を均一かつ高濃度、低欠陥で
作製することは困難であり、従って素子を安定に作製す
ることが困難であるという課題を有していた。

本発明は、上記従来の問題点を解決し、安定した電子放
出特性を容易に達成できる基板断面出射型の電子放出素
子を提供することを目的とする。

［課題を解決するための手段］ 本発明の要旨は、半導体基板上に形威されたＰ型半導体
層を有し、該Ｐ型半導体層内にＰ“領域を有し、前記Ｐ
０領域上にショットキー障壁電極を有する半導体電子放
出素子であって、前記Ｐ０領域が帯状に形威されたこと
を特徴とする半導体電子放出素子に存在する。

［作　用］ 本発明の半導体電子放出素子は、電子放出部表面の仕事
関数を低下させるための材料（以下、低仕事関数材料）
をドーブされた領域をＰ型半導体（対するショットキー
電極としたので、同一素子（任意の形状の複数個の電子
放出部を形成することができる。

また、低仕事関数材料として大気中でも極めて安定な元
素を用いたので、安定動作を得るために超高真空を必要
とせず、寿命、効率等が真空度に強く依存することがな
く、さらには素子を大気中にさらすことも可能である。

従来発明ざれてきた半導体電子放出素子は、ＰＮ接合を
用いているため、Ｎ形層内でのエネルギー損失が多く、
きわめて低仕事関数の材料を用いなければならなかった
。そのため、実際には、セシウム等のみが使用されてき
た。これに対して本発明では、シヨ・ントキー接合を用
いているため、上記従来例よりもエネルギー損失が小さ
いのでＴｉｃ．ＺｒＣ，ＨｆＣ　　ＬａＢａ　，ＳｍＢ
ａ　，ＧｄＢａＷＳｉ２，ＴｔＳｉ２，ＺｒＳｉ２．Ｇ
ｆＳｉ２等が利用可能である。本発明に使用可能な低仕
事関数材料としては、ＩＡ，２Ａ，３Ａ族およびランタ
ノイド系の金属や、ＩＡ，２Ａ，３Ａ族およびランタノ
イド系のシリサイドやホウ化物、炭化物等がある。具体
的には、ＴｉＣ，ＺｒＣ，Ｈ　　ｆ　　Ｃ，　　Ｌａ　
　Ｂａ　　，　　ＳｍＢａ　　．　　Ｇｄ　　ＢａＷＳ
　ｔ２　，　ＴｉＳ　ｉ２，ＺｒＳ　ｔ２　，　ＧｆＳ
　ｉ２等が使用可能である。

さらに、従来の半導体電子放出素子と異なり、アバラン
シエ増幅により高いエネルギーを得た電子がＮ型半導体
層内を通過して電子放出部表面に達する構造となってい
ないため、Ｎ型半導体層を極めて薄＜：　（２００人以
下）形成する必要があるといった製造上の難点がなく、
従って、半導体電子放出素子を安定に作成することがで
きる。

以下、本発明について、第１図および第２図を用いて詳
細に説明する。

第ｌ図は本発明の半導体電子放出素子の動作原理を説明
するための図であり、本発明半導体電子放出素子の一構
成例を示す概念図である。図において、１は半導体基板
、２は空乏層領域、３はｎ＋領域、４はＰ型半導体層、
５はＰ′″領域、６はショットキー電極、８はｎ型オー
ミツク電極、９はＰ型オーミック電極である。

なお、本発明の電子放出素子に用いる半導体材料として
は、例えば、Ｓ１、Ｇｅ，ＧａＡｓ、ＧａＰ，Ａｊ！Ａ
ｓ，ＧａＡｓＰ，Ａｊ！ＧａＡｓ，ＳｉＣ，ＢＰ等があ
るが、Ｐ型半導体を形成できるものであればどのような
材料でも良く、特に間接遷移型でバンドギャップの大き
い材料が適している。

また、第２図は本発明の半導体電子放出素子の表面近傍
におけるエネルギーバンドを示す概念図である。

まず、第２図を用いて、本発明の半導体電子放出素子に
おける電子放出過程について説明する。

Ｐ型半導体と低仕事関数材料からなるショットキーダイ
オードに逆バイアスを印加することによって、Ｐ型半導
体の伝導帯の底Ｅ，はショットキー電極の真空準位Ｅ　
ＶＡＣよりも高いエネルギー準位となる。アバランシェ
増幅によって生成された電子は、半導体一金属電極界面
に生ずる空乏層内の電界によって格子温度よりも高いエ
ネルギーを得て、低仕事関数材料からなるショットキー
電極へ注入される．格子散乱等によってエネルギーを失
わず、ショットキー電極表面の仕事関数より大きなエネ
ルギーを持った電子は、ショットキー電極表面（すなわ
ち電子放出部〉より、真空中に放出される。

本発明の半導体放電素子では、第１図に示したように、
Ｐ型半導体基板中の低仕事関数材料との界面付近にＮ７
領域を設けたので、ＰＮ”界面に空乏層が生じる。従っ
て、Ｐ３層からＰ層に注入された電子はＰＮ”界面に生
じた空乏層によって移動経路が限定され、電子放出部に
設けられたＰ０領域に集中するために、電流密度を上げ
ることが容易となる。

また、本発明の半導体放電素子では、素子作製プロセス
において、電子放出部となるＰ０領域およびＮ０領域、
半導体表面からイオン打込み等により形成できるため、
同一基板の同一平面上の任童の位置に複数個の任意の形
状の電子放出部を作製することができる。従って、放出
される電子線を所望の形状にすることが可能となる。

？実施例］ （実施例１） 第３図および第４図は本発明の一実施例に係る半導体電
子放出素子を示す概略図であり、第３図は平面図、第４
図は第３図のＢ−Ｂ断面における断面図である。

以下、第３図および第４図に示した半導体放電素子の製
造工程について説明する。

■絶縁性Ｓｔ基板１１上に、ＣＶＤ　（化学的気相成長
）法またはＬＰＥ（？ｆｉ相エビタキシャル成長）法に
よってＩ　Ｘ　１　０１９ｃｍ−３の不純物濃度を有す
るＰ“層１３と３ｘｔｏ”ｃｍ−３の不純物濃度を有す
るＰ型半導体層４を戒長させた。

■次に、通常のフォトリソグラフィー技術を用いて３，
５．１２の開口部を設け、Ｐ“領域５および１２に、Ａ
ｓゝイオンを不純物濃度が１×１　０　”ｃ　ｍ−’と
なるように、それぞれイオン冫主人を行ない、アニール
により活性化した。

■更に、ショットキー電極６となる低仕事関数材料とし
て、例えばＧｄ（φ■＝３。１ｅＶ）を１００入真空蒸
着し、３５０ｔ：、１０分間の熱処理によって良質なシ
ョットキー接合を形成させた。

■続いて上記ショットキー電極６上に絶縁層を介して、
引き出し電極８およびオーミック電極９，１０をＡＪｌ
蒸着によって形成した。

以上のようにして作威した半導体電子放出素子おいて、
ショットキーダイオードに逆バイアスを印加したところ
、ショットキー電８ｉ！６とＰ０領域５との界面で、ア
バランシェ増輻が起き、高いエネルギーをもった電子が
ＧｄＳｉ２表面から放出された。

以上説明したように、本実施例によれば、電界を集中さ
せ、電子放出部を限定するためのＰ＋領域５が、第３図
Ｃ示したようにライン状に形成ざれていることにより、
電子放出が広範囲に連続的定得られるため、従来電子ラ
インカソードが用いられているフラットパネルディスプ
レイや表示装置の電子源への応用が可能となった。

さらに、本実施例に係る半導体電子放出素子は、従来の
半導体製造プロセスを利用したシリコン素子であるため
、大型大面積化が可能である． （実施例２） 本発明の第２の実施例として、本発明の半導体電子放出
素子を、７セグメント画像表示装置として作成した場合
について、第５図および第６図を用いて説明する。

第５図は本実施例に係る半導体電子放出素子の一部を示
す概略断面図であり、第６図は該半導体電子放出素子の
概略上面図である。

以下、第５図および第６図に示した半導体放電素子の製
造工程について説明する。

■不純物濃度５Ｘ１０”ｃｍ−’のＰ”　−ＧａＡｓ基
板１上にＭＢＥ（分子線エビタキシャル）法によって１
ｘｌＯ１６ｃｍ−’の不純物濃度を持つＰ−ＧａＡｓ層
４をエビタキシャル戒長させた。このとき用いたＰ型不
純物はＢｅである。

■Ｓｔ＋を、加速電圧８０ｋｅＶ、ドーズ量約５ｘ　１
　０　１３ｃ　ｍ−”で、Ｐ−ＧａＡｓ層４に、ＦＩＢ
（集束イオンビーム）によりマスクレスでイオン注入す
ることにより、Ｎ＋層３を形戊した。

■続いて、加速電圧５０ｋＶ、ドーズ量約１×１　０　
′３ｃ　ｍ−’で、ＦＩＢにより、電子放出領域となる
Ｐ′″領域５を打ち込み形成した．このＰ３領域５が、
７セグメント画像を表示するための、７ケ所の電子放出
領域となる。

■次に、Ｎ０領域３およびＰ“領域５を形成した基板１
上に、スバッタ蒸着を用いてＳｉｎ，層を形成し、アル
シンとＮ２とＨ２との混合基体中で８００℃、３分間の
熱処理を行ない、注入不純物を活性化した。

■さらに、Ｐ２領域５の部分のＳｉｎ２をエッチングに
より除去し、Ｐ′″領域５を露出させた後、ＧａＡｓの
正孔に対して良質なショットキー接合を形成する低仕事
関数材料ＬａＢａ（φＷＴ＝２．６ｅＶ）を電子ビーム
蒸着により２００人程度蒸着し、各セグメントに対応す
るショットキー電極を、それぞれ独立に形威した． ■最後に、２４基板裏面にＡｕ−Ｚｎ合金を用いてオー
ミック電極を形成し、電子放出素子を完成した。

このようにして作威した半導体電子放出素子を１ｘｌＯ
−’Ｔｏｒｒに保たれた真空容器内に入れ、素子から２
ｍｍの位置に蛍光板を設置して電子放出を行なったとこ
ろ、本素子の７つのセグメントに対応した輝点が得られ
た。また、上記ショットキー電極にプラス電圧を印加し
たセグメントのみから電子が放出され、７セグメントの
組み合せにより、数字の表示が可能であった。

［発明の効果］ 以上、説明したように、本発明の電子放出素子によれば
、電子放出部を任意に限定することができ、さらには、
電子放出部を同一基板上に複数個同時に形成することが
出来る。

また、本発明の電子放出素子によれば、試料断面に垂直
な方向に電子放出を行なうことが可能であり、さらには
、その電子放出断面を複数の異なる方向に設けることに
より、それらの方向にそれぞれ独立した電子放出を行う
ことが可能である。

また、電子放出部の形状を、Ｐ層中に埋め込まれたＰゝ
層によって制御できるため、表示装置等への応用が容易
である。

【図面の簡単な説明】

第１図は本発明の半導体電子放出素子の動作原理を説明
するための図、第２図は本発明の半導体電子放出素子の
表面近傍におけるエネルギーバンドを示す概念図、第３
図は本発明の一実施例に係る半導体電子放出素子を示す
概略平面図、第４図は第３図のＢ−Ｂ断面における断面
図、第５図は本発明の第２の実施例に係る半導体電子放
出素子の一部を示す概略断面図、第６図は該半導体電子
放出素子の概略上面図である。 １・・・半導体基板、２・・・空乏層領域、３・・・ｎ
０領域、４・・・Ｐ型半導体層、５・・・Ｐ９領域、６
・・・ショットキー電極、８・・・ｎ型オーミック電極
、９・・・Ｐ型オーミック電極、１１・・・絶縁性Ｓｉ
基板、１２．１３・・・Ｐ１領域。 第 １ 図 第 ２ 図 第 ４ 図 １３ 第 ５ 図 第 ３ 図 ■ 第 ６ 図

Claims (5)

【特許請求の範囲】
1. （１）半導体基体上に形成されたＰ型半導体層を有し、
   該Ｐ型半導体層内にＰ＾＋領域を有し、前記Ｐ＾＋領域
   上にショットキー障壁電極を有する半導体電子放出素子
   であって、前記Ｐ＾＋領域が帯状に形成されたことを特
   徴とする半導体電子放出素子。
2. （２）前記Ｐ型半導体層内に、前記Ｐ＾＋領域と接しな
   いように該Ｐ＾＋領域を挟んで形成された複数個のＮ＾
   ＋領域を有することを特徴とする請求項１に記載の半導
   体電子放出素子。
3. （３）複数のＰ＾＋領域を有することを特徴とする請求
   項１に記載の半導体電子放出素子。
4. （４）前記複数のＰ＾＋領域のそれぞれについて、該Ｐ
   ＾＋領域と接しないように該Ｐ＾＋領域を挟んで形成さ
   れた複数個のＮ＾＋領域を有することを特徴とする請求
   項３に記載の半導体電子放出素子。
5. （５）前記Ｐ＾＋領域の形状によって電子放出部の形状
   を規定したことを特徴とする請求項１乃至４に記載の半
   導体電子放出素子。