JPH0389817A - 電源切換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電源切換回路に係り、特に２系統ある供給電源
のうち一方の電源から他方の電源へ切換えを行って電源
バックアップを行なう回路に関する。

〔従来の技術〕

例えば、マイクロコンピュータのＣＰＵ等には２系統の
供給電源が用いられ、一方の電源電圧があるレベルに降
下してきた場合他方の供給電源に切換えてメモリバック
アップ等の載置をとる。

第４図は従来の一例の回路図を示す。同図において、最
初にアンプＡ＋の出力によってトランジスタ゛「「１が
オンしており、電ｍ　Ｖ　ｃｃｌから出力端ｆ　Ｖ　ｏ
ｕｔに電圧Ｖ＋を供給している。ここで、電源電圧Ｖｃ
ｃｌの電圧が第３図（Ａ）のように降下してくると、ツ
ェナーダイオードＤの端子電圧Ｖｏと入力電圧Ｖｉｎと
を比較しているコンパレータ（：、　ａｍｐが動作して
アンプＡ１をオフ、アンプＡ２をオンに切換え、トラン
ジスターｒｒｌをオフ、トランジスタＴｒ２をオンにし
、これにより、電源Ｖ　ＣＣ２から出力端子ｙｏｕｔに
電圧ｖ２を供給する。

電源Ｖｃｃｌから′７４源Ｖ　ＣＣ２への切換りにより
、いゆわる電源バックアップがなされる。

〔発明が解決しようとする課題〕

第４図に示す従来例回路は、電源ＶＣＣＩから電源Ｖ　
ｃｃ２への切換えをアンプＡ＋　、Ａｚという２つのア
ンプのオン、オフ切換え動作で行なっているので、第３
図（Ｂ）に示すようにアンプＡｔ。

Ａ２ともに瞬時的にオフ（つまり、トランジスタｌｒｌ
、Ｔｒ２ともにオフ）になることも゛あり、その結果出
力端子ｖｏｕｔＧ：電ｌ！電圧が現われなくなってＣＰ
Ｕがリセットしてしまう如き不都合を生じる問題点があ
った。一方、第３図（Ｃ）に示すようにＡ＋　、Ａ２と
もにオン（つまり、トランジスタｒ「１９丁ｒ２ともに
オン）になることもあり、特に、これが比較的長い新局
にわたるとトランジスタｒ「１０丁「２を通Ｕｒｌ源Ｖ
ｃｃ１　トＩ源Ｖｃｃ２　、！：がショートされた状態
となり、１ａＩＶｃｃｌからｖＣＣ２ヲ、又Ｕ電源ｖＣ
Ｃ２カらＶｃｃｌを充電する形となり、電源自体に悪影
響を及ぼす。又、アンプＡ＋又はＡ２が誤動作を起し、
出力端子■ｏｕｔに正しい電圧が現われなくなり、ＣＰ
ＵがＷＡ動作する等の不都合を生じる問題点があった。

本発明は、電源切換時においてトランジスタＴｒｌ、Ｔ
ｒ２をともにオン、オフの状態を作らず、確実に電源切
換えを行ない得る電源切換回路を提供することを目的と
する。

〔課題を解決するための手段） 本発明は、夫々の電源の電圧降下を検出する差動回路を
設け、電源切換えを行なう第１及び第２のスイッチング
素子を差動回路で差動的に切換え駆動する構成とする。

〔作用〕

第１及び第２のスイッチング素子を差動回路で駆動して
いるので、オン、オフ切換りの際に２つのスイッチング
素子がともにオフ、又はともにオンしている瞬間は極め
て短い。このため、電源切換りの際に、出力端子に電Ｆ
Ａ電圧が現われなくなったり、２つの電源がショートし
てしまう不都合を生じることはなく、確実に電源切換え
を行なうことができる。

〔実施例〕

第１図は本発明の一実施例の回路図を示し、同図中、第
４図中と同一構成部分には同一符号を付す。第１図にお
いて、トランジスタＴｒ１．Ｔｒ２の夫々のベースには
トランジスラダ「ｒ３．Ｔｒ４からなる差動回路が接続
され、トランジスタＴｒ３のベースは電ＨＡ　Ｖ　ＣＣ
１の側の分圧端子Ｖｉｎｌ、ｈランジスタｒｒ４のベー
スは電源Ｖ　ｃｃＺ側の分圧端子ｖｉｎ２に接続され、
これらの共通エミッタはアンプＡ３の出力端子に接続さ
れている。アンプＡ３の２つの入力端子はツェナーダイ
オードＤの端子電圧Ｖｏ及び電圧Ｖ（＋を印加されてい
る。

いま、差動回路を構成しているトランジスタｆｒ３がオ
ンしており、トランジスタＴｒ１もオンしていると、電
＠　Ｖ　ＣＣＩの電圧はトランジスタ゛「「１を介して
出力端子ｖｏｕｔに供給されている。この場合、７ンブ
Ａ３の出力は出力端子Ｖ　ｏｕｔの負荷変動に拘らず一
定電圧を供給するようにトランジスタＴｒｌのベース電
流をＩｊｉｌｆＬ、、いわゆる定電圧制御動作を行なっ
ている。

ここで、電源ＶＣＣＩの電圧■１が降下してくるとトラ
ンジスタ丁「３はオフとなり、トランジスタ「「４がオ
ンとなり、トランジスタ７ｒ１がオフ、トランジスタＴ
ｒ２がオンとなる。トランジスタＴｒ２のオンにより、
電源Ｖ　ＣＣ２の電圧ｖ２はトランジスタＴｒ２を介し
て出力端子Ｖ　ｏｕｔに供給される。

この場合、７ンブＡ３の出力はトランジスタＴｒ２のベ
ース電流をＩＩＪＩＩＩＬ、定電圧ｌＩＩｗＪ動作を行
なっている。

ところで、トランジスラダｒｒ３．Ｔｒ４は差動回路を
構成しているので、オン、オフ切換りの際にトランジス
タＴｒ３．　Ｔｒ４がともにオフ、又はともにオンして
いる瞬間は極めて短かく、その切換りは第３図（Ｄ）に
示す如く行われる。これにより、トランジスタ丁「１１
丁「２の切換りは差動的に行なわれ、従来例のように出
力端子Ｖｏｕｔに電源電圧が現われなくなってＣＰＵが
リセット又は暴走してしまったり、電源Ｖｃｃｌ　、　
Ｖｃｃ２がショートしてＣＰＵが誤動作してしまう如き
不都合を生じることはない。

なお、差動回路はトランジスタＴｒ３．　Ｔ　ｒ４の２
つのトランジスタのみで構成されるものに限定されず、
第２図に示す如く、トランジスタＴ「３゜Ｔｒ３’、及
びトランジスタ「ｒ４．　Ｔ　ｒ４’のダーリントン接
続による構成としてもよい。

又、アンプＡ３を設けず、この代りにトランジスタｒ「
３２丁「４の共通エミッタとアースとの間に単に抵抗を
接続した構成もしくは電流源の構成としてもよい。但し
、この場合は定電圧動作は行なわれない。

〔発明の効果〕

本発明によれば、第１及び第２のスイッチング素子を差
動回路で駆動しているので、電源切換りの際に、出力端
子に電源電圧が現われなくなったり、２つの電源がショ
ートしてしまう如き不都合を生じることはなく、確実に
電源切換えを行なうことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明の
他の実施例の回路図、第３図は本発明及び従来例の動作
タイミングチャート、第４図は従来の一例の回路図であ
る。 Ｖｃｃｌ　、　Ｖｃｃ２−・・電源、Ｔ　ｒ１〜Ｔ　ｒ
４−ｈランジスタ、ｙｏｕｔ・・・出力端子、Ａ３・・
・アンプ、Ｄ・・・ツェナーダイオード。

Claims (1)

1. 【特許請求の範囲】 　第１の電源と出力端子との間に接続された第１のスイ
   ッチング素子、第２の電源と該出力端子との間に接続さ
   れた第２のスイッチング素子を設けられ、一方の電源の
   電圧降下を検出して該第１及び第２のスイッチング素子
   のオン、オフを切換えて他方の電源を上記出力端子に供
   給する構成の電源切換回路において、 上記夫々の電源の電圧降下を検出する差動回路を設け、
   上記第１及び第２のスイッチング素子を該差動回路で差
   動的に切換え駆動する構成としてなることを特徴とする
   電源切換回路。