JPH0389598A - 多層電子回路基板 - Google Patents

多層電子回路基板

Info

Publication number
JPH0389598A
JPH0389598A JP1225951A JP22595189A JPH0389598A JP H0389598 A JPH0389598 A JP H0389598A JP 1225951 A JP1225951 A JP 1225951A JP 22595189 A JP22595189 A JP 22595189A JP H0389598 A JPH0389598 A JP H0389598A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit board
film
resin
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1225951A
Other languages
English (en)
Other versions
JP2803751B2 (ja
Inventor
Kiyotaka Tsukada
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1201757A priority Critical patent/JP2787953B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1225951A priority patent/JP2803751B2/ja
Priority to US07/556,521 priority patent/US5144536A/en
Priority to KR1019900011819A priority patent/KR100211852B1/ko
Priority to DE69008963T priority patent/DE69008963T2/de
Priority to EP90114875A priority patent/EP0411639B1/en
Publication of JPH0389598A publication Critical patent/JPH0389598A/ja
Application granted granted Critical
Publication of JP2803751B2 publication Critical patent/JP2803751B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は1表面に導電性回路等の膜状素子を形成した。
信頼性に優れた多層状の電子回路基板に関する。
〔従来技術〕
近年、電子回路基板としては種々のものが知られ、かつ
実用化されており1例えばガラス・エポキシ複合体、ア
ルミナ賞焼結体およびムライト質焼結体等を基板材料と
する電子回路基板が提案され使用されている。そして、
高集積化を促進する1つの方法として、シリコン集積回
路などを直接基板に搭載する実装方法が検討されている
しかしながら、ガラス・エポキシ複合体はシリコン集積
回路と熱膨張率が大きく異なるため、該基板に直接搭載
することのできるシリコン集積回路は極めて小さいもの
に限られている。そればかりでなく、ガラス・エポキシ
複合体のみからなる基板は1回路形成工程において寸法
が変化し易いため、特に微細で精密な回路が要求される
基板には適用が困難である。
また、アルミナ賞焼結体やムライト質焼結体は硬度が高
く機械加工性に劣る。そのため1例えばスルーホール等
を設けるような機械加工が必要な場合には、生成形体の
段階で加工した後焼成する方法が行われている。しかし
、焼成時の収縮を均一に生しさせることは困難であり、
特に高い寸法精度を要求されるものや寸法の大きなもの
を製造することは困難であった。
そこで、これらの問題に対処するため、特開昭61−2
87190号あるいは特開昭64−82689号には、
多孔質セラミックの気孔内に樹脂を含浸した基板が提案
されている。
この基板は、セラミックの気孔率を種々変化させること
で、実装する部品9例えばシリコン集積回路等の熱膨張
に合わせたもので、低膨張で寸法安定性に優れている。
また1機械加工が容易で大型化及び軽量化に対応できる
一方、近年は、高集積化のために、を子回路基板の多層
化が進んでいる。また、チップ抵抗、コンデンサー等の
チップ部品に代わり、これら素子を膜状に回路上に形威
した膜状素子を有する電子回路基板が開発されている。
このように、 lli状の導電性回路、抵抗体、コンデ
ンサー等の膜状素子を形威することにより、電子回路基
板の小型化、軽量化が図られる。
〔解決しようとする課題〕
しかしながら、上記の多孔質セラミックー樹脂含浸基板
に膜状素子を形成した電子回路基板は。
使用上の信頼性に乏しい。
即ち、多孔質セラミックー樹脂含浸体では、その表面に
形威した膜状素子が樹脂上に形威されるため、樹脂の挙
動により膜状素子が著しく影響を受ける0例えば、高湿
度、高温度により、上記樹脂と接触している膜状素子の
初期特性1例えば。
抵抗値、コンデンサー容量が大きく変動するという大き
な欠点がある。
本発明は、かかる従来の問題点に鑑み、上記の多孔質セ
ラミック焼結体−樹脂含浸基板の長所を生かし、耐高温
度性、耐高温度性に優れた。信頼性の高い多層電子回路
基板を提供しようとするものである。
〔課題の解決手段〕
本発明は、複数枚の電子回路基板を絶縁層を介して積層
してなると共に、上記電子回路基板は。
多孔質セラ藁ツク焼結体の表面に膜状の導電性回路、抵
抗体、コンデンサー等の膜状素子を直接形成してなり、
かつ上記膜状素子形成後に気孔内に樹脂を充填してなる
ことを特徴とする多層電子回路基板にある。
本発明において最も注目すべきことは、多孔質セラミッ
ク焼結体の表面に導電性回路等の膜状素子を形威し1次
いで前記多孔質セラミシフ焼結体の気孔内に樹脂を含浸
した基板を用い、かつ該基板を前記wA縁層を介して積
層したことである。
即ち9本発明の電子回路基板においては、多孔質セラミ
ック焼結体の表面の気孔及び凹凸に、導電性回路等の膜
状素子がくさび状に入り込んで直接密着している。一方
、その他の基板内部の気孔内には、樹脂が充填されてい
る。
多孔質セラミック焼結体の表面に導電性回路等の膜状素
子を形成する方法としては、まずセラミックの生成形体
に膜状素子を形威する粒子を含んだペーストを印刷など
の方法により塗布し9次いでセラミックの生成形体を焼
結体が形威される温度で焼成する方法がある。
また、他の方法としては、まず多孔質セラくツク焼結体
を作成しておいた後、その表面に前記ペーストを塗布し
1次いで焼つける方法がある。
更に、多孔質セラ果ツク焼結体の表面に回路となる部分
以外をマスクして、蒸着、スパック−等により導電性回
路等の膜状素子を形威し、その後前記マスクを除去する
方法がある。
いずれの方法においても、多孔質セラミック焼結体と膜
状素子が、直接密着していることが重要である。
上述のように多孔質セラミックと膜状素子が直接密着し
ていることで、ff状素子は温度、湿度などの環境変化
に対して極めて安定になる。
ここに膜状素子とは、前記のごとき導電性回路。
膜状抵抗体、膜状コンデンサーなど、基板上に膜状に形
成する電子部品をいう、また、これらの膜状素子は、電
子回路基板の片面又は両面に形成する。
また、上記多孔質セラミック焼結体の材質としては5コ
ージエライト、アルミナ、窒化アルミニウム、ムライト
、チタン酸マグネシウム、チタン酸化バリウム、二酸化
ケイ素、酸化鉛、酸化亜鉛、酸化ベリリウム、酸化錫、
酸化バリウム、酸化マグネシウム、酸化カルシウムのい
ずれか少なくとも1種を主成分とするセラミックスなど
がある。この中、コージェライトは、熱膨張率がシリコ
ン集積回路のそれに近く、好ましい材料である。
また、上記焼結体中に含浸させる樹脂としては。
エポキシ樹脂、ポリイミド樹脂、トリアジン樹脂。
ポリパラバン酸樹脂、ボリア逅トイミド樹脂、シリコン
樹脂、エポキシシリコン樹脂、アクリル酸樹脂、メタク
リル酸樹脂、アニリン酸樹脂、フェノール樹脂、ウレタ
ン系樹脂、フラン系樹脂、フッ素樹脂などがある。
また、これら樹脂を多孔質焼結体中に含浸させる方法と
しては、樹脂を加熱溶融しておき、この中に既に膜状素
子を形成しである多孔質焼結体を浸漬する方法がある。
また、樹脂を溶媒に溶かして含浸させる方法、モノマー
状態の樹脂を含浸させた後ポリマー化する方法などがあ
る。
本発明において、前記多孔質セラミック焼結体は、平均
気孔径が0.2〜15μmであることが好ましい、この
理由は、平均気孔径が0.2よりも小さいと、前記膜状
素子と多孔質セラミック焼結体との密着力が低下するか
らである。即ち、密着力向上のための楔効果が低下する
ためである。
一方、平均気孔径が15μmよりも大きいと、多孔質セ
ラ逅ツク焼結体の表面よりかなり深く膜状素子が入り込
み、精度の高い電子回路基板の形成が困難となるからで
ある。
また9本発明においては、気孔率が10%(容量比)以
上であることが好ましい、この理由は。
気孔率が10%より小さいと、前記楔効果が低下するか
らである。
表面に導電性回路等の膜状素子を形成した多孔質セラ逅
ツク焼結体に対しては、セラえツク粒子が構成する多孔
質部の気孔に樹脂が充填される。
前記導電性回路にさらにメツキ、他部品との接続を行い
たい時には、多孔質セラミック焼結体に樹脂を充填する
前に、予めマスク等を施し樹脂と接触しないようにし、
充填後に前記マスクを除去することで導体面を露出させ
ることもできる。
なお、このようにして作製した電子回路基板の表裏の導
通は、多孔質セラミック焼結体に樹脂を充填した後にス
ルーホールを形成し、無電解銅メツキ等で容易に導通す
ることができる。
しかして、上記のごとく構成した電子回路基板は、絶縁
層を介してその複数枚を積層状に接合して、多層状の多
層電子回路基板とする(第1図参照)。
上記絶縁層としては、樹脂又は樹脂と無機材料との複合
材がある。該樹脂としては、エポキシ樹脂、フェノール
樹脂、ポリイミド樹脂などを用いる。樹脂と無機材料と
の複合材としては、エポキシ樹脂とガラスファイバー、
フェノール樹脂と紙。
イミ、ド樹脂とシリカ粉末などを用いる。
また、上記のごとくして得た多層電子回路基板の表面に
は、更に前記絶縁層を設け、その上に導体層を形成する
こともできる(第5図参照)。
上記導体層とは、電子回路をいう、該導体層の形成は1
例えば導体箔の接着、スパッタリング。
蒸着、無電解メツキにより行う。
また、上記の電子回路基板は、積層することなく、これ
を単独で用い、該電子回路基板の表面に絶縁層を介して
上記導体層を設けた多層電子回路基板とすることもでき
る。
即ち、該多層電子回路基板は、電子回路基板の表面に絶
縁層を設け、該絶縁層の表面に導体層を形成してなると
共に、上記電子回路基板は、多孔質セラミック焼結体の
表面に膜状の導電性回路。
抵抗体、コンデンサー等の膜状素子を直接形成してなり
、かつ上記膜状素子形成後に気孔内に樹脂を充填してな
るものである(第4図参照)。
〔作用及び効果〕
第1請求項の多層電子回路基板は、各電子回路基板が、
多孔質セラミック焼結体の表面に、直接膜状素子を密着
させているため、膜状素子が上記焼結体の粒子の間にく
さび状に強固に結合しており、膜状素子が剥離すること
はない。また、膜状素子が形成されていない部分は、気
孔内に樹脂が充填されているので、財高湿度性、耐高温
度性にも優れている。
また、樹脂を充填させることで基板の強度を増加させ1
割れにくくすると同時に機械加工を容易にし、力ろ、チ
ッピング等の加工欠陥を防ぐことができる。また、気体
の透過を防ぎ使用環境からの影響を低減することに効果
的である。
しかして1本発明の多層電子回路基板は、上記のごとき
各電子回路基板を、絶縁層を介して多層状に積層してな
る。
したがって、第1請求項の発明によれば、耐高温度性、
耐高温度性及び機械加工性に優れた。信頼性の高い多層
電子回路基板を提供することができる。
また、第2請求項の発明によれば、前記優れた性能を有
する電子回路基板の表面に、前記絶縁層を設は更にその
上に導体層を形成している。そのため、上記発明と同様
に優れた性能を有する多層電子回路基板を提供すること
ができる。
〔実施例〕
第1実施例 本発明の実施例にかかる多層電子回路基板につき、第1
図〜第3図を用いて説明する。
該多層電子回路基板は、中央の電子回路基板2の上下に
絶縁層3を介して電子回路基板1. 1を積層し、これ
らを一体間に接着したものである。
電子回路基板lは、第2図に示すごとく、基板としての
多孔質セラミック焼結体11の表側面に。
膜状導電性回路12と膜状抵抗体13を、また裏側面に
は膜状導電性回路12を密着形成したものである。
また、上記の密着状態は、第3図に示すごとく多孔質セ
ラミック焼結体11を構成する多数のセラミック粒子1
0の間の凹凸表面部分に、膜状導電性回路12.膜状抵
抗体13の下面がくさび状に喰い込んだ状態にある。ま
た、多孔質セラミック焼結体1.1の内部においては、
セラミック粒子lOの間に形成された気孔内に樹脂14
が充填された状態にある。
また、上記電子回路基板2も、電子回路基板lと同様に
構成されている。
上記のごとく1本例の多層電子回路基板は、電子回路基
@1.lの間に電子回路基板2を、絶縁層3を介して設
けたもので、各電子回路基板1゜1.2はその表裏両面
に膜状素子を有する。それ故2本例は6層回路の多層電
子回路基板である。
第2実施例 本例は、第4図に示すごとく、電子回路基板lの表面に
絶縁層3を設け、更にその上に導体層40を形成したも
のである。電子回路基板lは、第1実施例と同様のもの
を用いた。
第3実施例 本例は、第5図に示すごとく、8N回路の多層電子回路
基板であり、また最表面にも絶に&層の上に導体層を形
成したものである。
即ち1本例の多層電子回路基板は、i!子回路基板51
,52.53を絶縁Jl!I3を介して積層接着してな
り、また上下の最表面には、絶縁層3の表面に導体層4
0を設けたものである。
上記の各電子回路基板51.52.53は、膜状導電性
回路512,522,532.膜状抵抗体513,52
3,533.を、その表面に形成している。また、電子
回路基板51,52.53における膜状導電性回路、 
Hg、状抵抗体の間、更に最表面の導体層40との間に
は、基板一基板導通スルーホール551基板内スルーホ
ール57がそれぞれ設けである。
これら膜状導電性回路12.膜状抵抗体13と。
基板としての多孔質セラミック焼結体との密着状態6多
孔質セラξツク焼結体内の樹脂充填状態などは、第1実
施例に示した電子回路基板lと同様である。
しかして、上記第1〜第3実施例にかかる多層電子回路
基板は、それを構成する各電子回路基板が前記のごとき
構成を有しているので、耐高温度性、耐高温度性に優れ
、信頼性が高い。
第4実施例 前記第3実施例に示した。8層回路の多層電子回路基板
(第5図参照)を作製し、テストを行った。
該多層電子回路基板は、まず電子回路基板Aと電子回路
基板Bとを作製しておき、電子回路基板A、Aの間に電
子回路基板Bを積層することにより作製した。
即ち、電子回路基板Aを作製するため、平均粒径が1.
6pmのコージェライト粉末100重量部に対してポリ
ビニールアルコール2重量部、ポリエチレングリコール
1重量部、ステアリン酸0゜5重量部及び水100重量
部を配合し、ボールミル中で3時間混合した後、噴霧乾
燥した。
この乾燥物を適量採取し、金属製押し型を用いて1゜O
L/cdの圧力で成形し、大きさが220mX 250
mX 1 、 2m、密度1.5g/cj(60vo 
1%)のセラミックス生成形体を得た。
この生成形体を大気中、1400’Cで1時間焼成して
多孔質コージェライト焼結体とした。
得られた多孔質セラ逅ツク焼結体は、厚みが0゜2II
II11で、密度が1.8g/cd、気孔率が30v0
1 (容量)%、平均気孔径が3.2μmであった。
この多孔質コージェライト焼結体の表面に、平均粒径1
1amの銀−白金粒子を46%含んだ粘度90Pa−s
のペーストを、325メツシユのスクリーンで印刷した
。これにより、前記多孔質コージェライト焼結体上に膜
状素子としての導電性回路を形威し、乾燥した後、空気
中850°Cで焼付けた。
この時点における上記導電性回路のパターンの密着強度
は、  3kg/m”であった。次いで、平均粒径16
μmの酸化ルテニウム粒子を38%含んだ粘度160P
a−sのペーストを、325メツシユのスクリーンで印
刷し、前記導体上に膜状素子としての膜状抵抗体を形成
した。乾燥した後。
空気中850°Cで焼付けた。この時の抵抗値は23Ω
/口であった。
次に、この多孔質コージェライト焼結体に、二液性のエ
ポキシ樹脂を含浸し、硬化して電子回路基板を得た。こ
の含浸は、無溶媒性の液状エポキシを真空下で含浸する
方法により行った。
この時点におけるパターンの密着強度は、3゜8kg/
閣1であった。さらに、この基板を85℃・85%R)
I(相対湿度)で1000時間、高温。
高温寿命試験を行った。その結果、抵抗値の変化率は0
.32%であり、優れた安定性を有していた。
次いで、この基板のφ0.55−のダイヤモンドドリル
でスルーホールを形成し、1101Iの無電解銅メツキ
により表裏回路の一部を導通した。
以上により、1を子回路基板Aを作製した。
次に、を子回路基板Bを作製するため、平均粒径が2.
4μmのアルくす粉末50ff1部に対して、平均ね径
が0.7.unのアルミナ朝来50重量部とポリアクリ
ル酸エステル12重量部、ポリエステル分散剤1重量部
、ジブチルフタレート2重量部及び酢酸エチル50重量
部を配合し、ボールミル中で3時間混合した後、シート
成形した。
この生成形体を大気圧下の空気中で1550″Cの温度
で1時間焼成して、多孔質アルミナ焼結体を形威した。
得られた焼結体は、厚みが0,3■で密度が2゜9g/
cd、気孔率が25VO1%、平均気孔径が1.25m
であった。
この焼結体の表面に平均粒径18μmのランタンポライ
ド−酸化スズ粒子を41%含んだ粘度11QPa−sの
ペーストを250メツシユのスクリーンで印刷を行い、
膜状抵抗体を形威し、乾燥した後窒素中で900℃で焼
付けた。
次いで、この膜状抵抗体の上に平均ね径8μmのw4粒
子を50%含んだ粘度120Pa−s(7)ペーストを
、250メツシユのスクリーンで印刷を行い導体回路を
形威し、乾燥した後窒素中で600℃で焼付けた。この
時のパターンの密着強度は2.5kg/m”であった、
また、この時の抵抗値は80にΩ/口であった。
この多孔質アルミナ焼結体に、二液性のエポキシ樹脂を
含浸し、硬化して電子回j13基板を得た。
この基板のパターンの密着強度は3.4kg/ll11
2であった。更に、この基板を85°C185%RHで
1000時間、高温、高温寿命試験を行ったところ、抵
抗値の変化率は、1.1%であり、優れた安定性を有し
ていた。
このm子回路基板にφ0.25III11のダイヤモン
ドドリルでスルーホールを形威し、15μmの無電解銅
メツキを施して表裏の導通をとった。
以上により、電子回路基板Bを作製した。
次に、前記多孔質コージェライト焼結体からなる電子回
路基板A(第1. 3層)と、前記多孔質アルミナ焼結
体からなる電子回路基板B(第2層)を前記第5図のよ
うに積層し、それぞれの基板間に、絶縁層としての0.
05mのBTレジン系プリプレグを介在させて、積層プ
レスした。
次に、この積層体にφ0.40+amのダイヤモンドド
リルでスルーホールを形成し、10μmの無電解銅メツ
キを施して前記3枚の基板間の導通をとった。
次いで、前記積層体の表裏に、絶縁層としてのエポキシ
系の樹脂を100μm塗布し、更にその上に18μmの
銅箔を配置し真空プレスを行って。
表裏面にそれぞれ導体層を形成した。
次いで、該積層体に、φ0.40mmのダイヤモンドド
リルで表裏及び中間層まで穴明けし、同様にして10/
jmの無電解銅メツキを施して導通をとった後9表裏面
の導体層をエツチングして回路形成を行った。
このようにして得られた多層電子回路基板は8層回路で
あり、総厚みは1.25mmで極めて薄いものであった
。しかも、この多層電子回路基板は。
1−当たり膜状の抵抗数が48個、コンデンサー素子が
22個内蔵された極めて実装密度の高いものであった。
この多層電子回路基板につき、20℃で30秒。
260℃で30秒のオイルデイツプ繰り返し耐熱試験を
実施した。その結果、500サイクルでも断線、基板間
剥離などの不良は何ら発生しなかった。
なお、上記電子回路基板A、  Bは、前記第2図。
第3図に示すごとく、多孔質セラミック焼結体llの表
裏両面に膜状の導電性回路12と、膜状抵抗体I3とを
強固に密着形成したものである(詳細は第1実施例参照
)。
一方、比較のために、同様にして、多孔質コージェライ
ト焼結体を製作した後、すぐに同様の二液性のエポキシ
樹脂を含浸し、同時に銅箔を積層して基板を得た0次い
で、エツチングにより回路形成を行った。この時のビー
ル強度は1.8kg/口で、低かった。
また、前記の電子回路基板A、Bにおいては。
それぞれ長さ350閣1幅250−の基板に、12万六
以上の穴明を行うことができた。このように1本発明の
電子回路基板は強度が高く1機械加工性に優れている。
【図面の簡単な説明】
第1図〜第3図は第1実施例の多層電子回路基板を示し
、第1図はその断面図、第2図は1つの電子回路基板の
断面図、第3図は要部拡大断面図。 第4図は第2実施例の多層電子回路基板の断面図。 第5図は第3実施例の多層電子回路基板の断面図である
。 1、2゜ 10、。 l 1.。 I 2.。 13.6 14、。 3、。 40、。 51、 52. 53 、電子回路基板。 、セラミック粒イ。 、多孔質セラ果ツタ焼結体。 、導電性回路。 、膜状抵抗体素子。 、樹脂。 、絶縁層。 、導体層。 出 代 願人 イビデ 埋入

Claims (2)

    【特許請求の範囲】
  1. (1)複数枚の電子回路基板を絶縁層を介して積層して
    なると共に, 上記電子回路基板は,多孔質セラミック焼結体の表面に
    膜状の導電性回路,抵抗体,コンデンサー等の膜状素子
    を直接形成してなり,かつ上記膜状素子形成後に気孔内
    に樹脂を充填してなることを特徴とする多層電子回路基
    板。
  2. (2)電子回路基板の表面に絶縁層を設け,該絶縁層の
    表面に導体層を形成してなると共に,上記電子回路基板
    は,多孔質セラミック焼結体の表面に膜状の導電性回路
    ,抵抗体,コンデンサー等の膜状素子を直接形成してな
    り,かつ上記膜状素子形成後に多孔質部に樹脂を充填し
    てなることを特徴とする多層電子回路基板。
JP1225951A 1989-08-03 1989-08-31 多層電子回路基板 Expired - Lifetime JP2803751B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1201757A JP2787953B2 (ja) 1989-08-03 1989-08-03 電子回路基板
JP1225951A JP2803751B2 (ja) 1989-08-31 1989-08-31 多層電子回路基板
US07/556,521 US5144536A (en) 1989-08-03 1990-07-24 Electronic circuit substrate
KR1019900011819A KR100211852B1 (ko) 1989-08-03 1990-08-01 전자회로기판 및 그 제조 방법
DE69008963T DE69008963T2 (de) 1989-08-03 1990-08-02 Elektronisches Schaltungssubstrat.
EP90114875A EP0411639B1 (en) 1989-08-03 1990-08-02 Electronic circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1225951A JP2803751B2 (ja) 1989-08-31 1989-08-31 多層電子回路基板

Publications (2)

Publication Number Publication Date
JPH0389598A true JPH0389598A (ja) 1991-04-15
JP2803751B2 JP2803751B2 (ja) 1998-09-24

Family

ID=16837451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1225951A Expired - Lifetime JP2803751B2 (ja) 1989-08-03 1989-08-31 多層電子回路基板

Country Status (1)

Country Link
JP (1) JP2803751B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012667A (ja) * 2005-06-28 2007-01-18 Toppan Printing Co Ltd 電気回路基板
JP2007281115A (ja) * 2006-04-05 2007-10-25 Murata Mfg Co Ltd 多層回路基板およびその製造方法
JP2011114121A (ja) * 2009-11-26 2011-06-09 Kyocera Corp 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012667A (ja) * 2005-06-28 2007-01-18 Toppan Printing Co Ltd 電気回路基板
JP2007281115A (ja) * 2006-04-05 2007-10-25 Murata Mfg Co Ltd 多層回路基板およびその製造方法
JP2011114121A (ja) * 2009-11-26 2011-06-09 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
JP2803751B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
JP2787953B2 (ja) 電子回路基板
US20100224396A1 (en) Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
JP2001352152A (ja) セラミック基板の製造方法
WO2018163982A1 (ja) 多層基板
US5292548A (en) Substrates used in multilayered integrated circuits and multichips
JPS62126694A (ja) 電子回路用多層基板
JP2002111219A (ja) 電気素子内蔵型配線基板およびその製造方法
JPH0389598A (ja) 多層電子回路基板
JP2803752B2 (ja) 多層電子回路基板
JP2955442B2 (ja) セラミックス回路基板の製造方法
JP2803754B2 (ja) 多層電子回路基板
JP2006210536A (ja) 電子部品の製造方法、電子部品付き配線基板
JP2803755B2 (ja) 多層電子回路基板
JP2003031948A (ja) セラミック多層基板の製造方法
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
JP2753741B2 (ja) 電子回路基板の製造方法
JP2753744B2 (ja) 電子回路基板の製造方法
JP2681328B2 (ja) 回路基板の製造方法
JPWO2009151006A1 (ja) セラミック成形体の製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JPH114080A (ja) 多層配線基板
KR100762824B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JPH04291994A (ja) 複合セラミックス回路基板の製造方法
JP2000269380A (ja) 多層セラミックチップサイズパッケージ及びその製造方法
JPH03114284A (ja) 電子回路基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12