JP2007012667A - 電気回路基板 - Google Patents
電気回路基板 Download PDFInfo
- Publication number
- JP2007012667A JP2007012667A JP2005187966A JP2005187966A JP2007012667A JP 2007012667 A JP2007012667 A JP 2007012667A JP 2005187966 A JP2005187966 A JP 2005187966A JP 2005187966 A JP2005187966 A JP 2005187966A JP 2007012667 A JP2007012667 A JP 2007012667A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- electric circuit
- built
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】シート状の誘電体層と、該誘電体層を挟持する、下層の第一の容量素子電極と、誘電体層の上層の第二の容量素子電極からなる容量素子、及び一対の抵抗素子電極と該抵抗素子電極間を接続する抵抗体からなる抵抗素子とを内蔵する電気回路基板であって、前記第二容量素子電極と、前記一対の抵抗素子電極とは、前記誘電体層の表面上に形成され、前記誘電体層と前記抵抗体との界面は平坦である受動素子内蔵電気回路基板。
【選択図】図1
Description
(a)誘電体層と、該誘電体層を挟持する、下層の第一の導電体層と、誘電体層の上層の第二の導電体層を具備する両面導電体層付き誘電体シートの、第一の導電体層をパターニングして、第一の配線パターン及び第一の容量素子電極を形成する工程と、
(b)最上層に配線層を有する配線基板の該配線層上に、前記両面導電体層付き誘電体シートの第一の配線パターン及び第一の容量素子電極を形成した面を、半硬化性絶縁樹脂シートを介して積層する工程と、
(c)前記第二の導電体層から前記第一の配線パターンに到達する誘電体層を貫通の孔を穿孔し、該孔を介して電気的に導通させる工程と、
(d)前記第二の導電体層をパターニングして、前記第一の容量素子電極に対応する第二の容量素子電極と、第二の配線パターンと、少なくとも一対の抵抗素子電極とを形成する工程と、
(e)前記抵抗素子電極間に、抵抗体を配置し、抵抗素子を形成する工程と、
を具備することを特徴とする受動素子内蔵電気回路基板の製造方法である。
(a)誘電体層と、該誘電体層を挟持する、下層の第一の導電体層と、誘電体層の上層の第二の導電体層を具備する両面導電体層付き誘電体シートの、第一の導電体層をパターニングして、第一の配線パターン及び第一の容量素子電極を形成し、前記第二の導電体層をパターニングして、第二の容量素子電極及び第二の配線パターンと、少なくとも一対の抵抗素子電極とを形成する工程と、
(b)最上層に配線層を有する配線基板の該配線層上に、前記両面導電体層付き誘電体シートの第一の配線パターン及び第一の容量素子電極を形成した面を、半硬化性絶縁樹脂シートを介して積層する工程と、
(c)前記抵抗素子電極間に、抵抗体を配置し、抵抗素子を形成する工程と、
を具備することを特徴とする受動素子内蔵電気回路基板の製造方法である。
20…銅層回路
20a、20c…第一電極
20b、20d…第二電極
30…誘電体層
40…導電体層
50,53,54,56…容量素子
51,52,55,57…抵抗素子
60〜63…抵抗体
11,14…誘電体シート
21〜27…銅層
31,32…誘電体(層)
21a,25b,25c,26b,26c…抵抗素子用電極
21b,22a,24a〜27a…容量素子用電極
12…抵抗体・誘電体一体型シート
70…絶縁層
13…受動素子内蔵回路基板
24’〜27’…配線層
80〜83…ドライフィルムフォトレジスト
71〜73…半硬化性絶縁樹脂シート、絶縁層
90〜92…孔、ビアホール,スルーホール
100,101…配線基板
16,18…電気回路基板
Claims (11)
- 受動素子として容量素子及び抵抗素子を配線基板に予め作り込んだ受動素子内蔵電気回路基板において、
シート状の誘電体層と、該誘電体層を挟持する、下層の第一の容量素子電極と、誘電体層の上層の第二の容量素子電極からなる容量素子、及び一対の抵抗素子電極と該抵抗素子電極間を接続する抵抗体からなる抵抗素子とを内蔵する電気回路基板であって、
前記第二容量素子電極と、前記一対の抵抗素子電極とは、前記誘電体層の表面上に形成され、前記誘電体層と前記抵抗体との界面は平坦であることを特徴とする受動素子内蔵電気回路基板。 - 前記第二容量素子電極と、前記一対の抵抗素子電極は、同じ導電体層から形成されていることを特徴とする請求項1記載の受動素子内蔵電気回路基板。
- 前記誘電体層は、熱可塑性樹脂及び/又は熱硬化性樹脂を含む誘電材料であることを特徴とする請求項1、又は2記載の受動素子内蔵電気回路基板。
- 前記誘電材料は、誘電性フィラーを含むことを特徴とする請求項3記載の受動素子内蔵電気回路基板。
- 前記抵抗体は、熱可塑性樹脂及び/又は熱硬化性樹脂を含む抵抗ペーストにより形成されていることを特徴とする請求項1乃至4のいずれか1項記載の受動素子内蔵電気回路基板。
- 前記抵抗ペーストは、カーボンフィラーを含むことを特徴とする請求項5記載の受動素子内蔵電気回路基板。
- 前記請求項1乃至6のいずれか1項記載の受動素子内蔵電気回路基板の製造方法において、
(a)誘電体層と、該誘電体層を挟持する、下層の第一の導電体層と、誘電体層の上層の第二の導電体層を具備する両面導電体層付き誘電体シートの、第一の導電体層をパターニングして、第一の配線パターン及び第一の容量素子電極を形成する工程と、
(b)最上層に配線層を有する配線基板の該配線層上に、前記両面導電体層付き誘電体シートの第一の配線パターン及び第一の容量素子電極を形成した面を、半硬化性絶縁樹脂シートを介して積層する工程と、
(c)前記第二の導電体層から前記第一の配線パターンに到達する誘電体層を貫通の孔を穿孔し、該孔を介して電気的に導通させる工程と、
(d)前記第二の導電体層をパターニングして、前記第一の容量素子電極に対応する第二の容量素子電極と、第二の配線パターンと、少なくとも一対の抵抗素子電極とを形成する工程と、
(e)前記抵抗素子電極間に、抵抗体を配置し、抵抗素子を形成する工程と、
を具備することを特徴とする受動素子内蔵電気回路基板の製造方法。 - 前記請求項1乃至6のいずれか1項記載の受動素子内蔵電気回路基板の製造方法において、
(a)誘電体層と、該誘電体層を挟持する、下層の第一の導電体層と、誘電体層の上層の第二の導電体層を具備する両面導電体層付き誘電体シートの、第一の導電体層をパターニングして、第一の配線パターン及び第一の容量素子電極を形成し、前記第二の導電体層をパターニングして、第二の容量素子電極及び第二の配線パターンと、少なくとも一対の抵抗素子電極とを形成する工程と、
(b)最上層に配線層を有する配線基板の該配線層上に、前記両面導電体層付き誘電体シートの第一の配線パターン及び第一の容量素子電極を形成した面を、半硬化性絶縁樹脂シートを介して積層する工程と、
(c)前記抵抗素子電極間に、抵抗体を配置し、抵抗素子を形成する工程と、
を具備することを特徴とする受動素子内蔵電気回路基板の製造方法。 - 前記抵抗素子電極間に抵抗体を配置する方法は、印刷法によることを特徴とする請求項7、又は8記載の受動素子内蔵電気回路基板の製造方法。
- 前記抵抗素子電極間に抵抗体を配置する方法は、めっき法によることを特徴とする請求項7、又は8記載の受動素子内蔵電気回路基板の製造方法。
- 前記抵抗素子電極間に抵抗体を配置する前に、抵抗素子電極上に貴金属からなる貴金属層を形成する工程を行うことを特徴とする請求項7、又は8記載の受動素子内蔵電気回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005187966A JP4802575B2 (ja) | 2005-06-28 | 2005-06-28 | 電気回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005187966A JP4802575B2 (ja) | 2005-06-28 | 2005-06-28 | 電気回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007012667A true JP2007012667A (ja) | 2007-01-18 |
JP4802575B2 JP4802575B2 (ja) | 2011-10-26 |
Family
ID=37750822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005187966A Expired - Fee Related JP4802575B2 (ja) | 2005-06-28 | 2005-06-28 | 電気回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4802575B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0389598A (ja) * | 1989-08-31 | 1991-04-15 | Ibiden Co Ltd | 多層電子回路基板 |
JP2001189541A (ja) * | 1999-09-23 | 2001-07-10 | Morton Internatl Inc | 電気回路の形成方法 |
JP2002009416A (ja) * | 2000-06-20 | 2002-01-11 | Matsushita Electric Works Ltd | プリント配線板製造用シート材、このプリント配線板製造用シート材を用いたプリント配線板の製造方法及びプリント配線板 |
-
2005
- 2005-06-28 JP JP2005187966A patent/JP4802575B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0389598A (ja) * | 1989-08-31 | 1991-04-15 | Ibiden Co Ltd | 多層電子回路基板 |
JP2001189541A (ja) * | 1999-09-23 | 2001-07-10 | Morton Internatl Inc | 電気回路の形成方法 |
JP2002009416A (ja) * | 2000-06-20 | 2002-01-11 | Matsushita Electric Works Ltd | プリント配線板製造用シート材、このプリント配線板製造用シート材を用いたプリント配線板の製造方法及びプリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP4802575B2 (ja) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100673860B1 (ko) | 임베디드 인쇄회로기판 제작방법 | |
JP5188256B2 (ja) | キャパシタ部品の製造方法 | |
DK2768291T3 (en) | Built-in component board and method for making same as well as mounting body | |
KR101883046B1 (ko) | 코일 전자 부품 | |
JP5684958B1 (ja) | プリント配線基板 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
JP2017073458A (ja) | 配線基板とその製造方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP4802575B2 (ja) | 電気回路基板 | |
JP2009141301A (ja) | 抵抗素子内蔵プリント配線板 | |
JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
JP2006196608A (ja) | 回路配線基板及びその製造方法 | |
JP4529614B2 (ja) | プリント配線板の製造方法 | |
JP2019096850A (ja) | 部品内蔵基板 | |
TW200529712A (en) | Fabricating process of circuit board with embedded passive component | |
JP5672675B2 (ja) | 樹脂多層基板 | |
JP4885097B2 (ja) | 抵抗素子を内蔵したプリント配線板の製造法 | |
JP2007299849A (ja) | 配線基板の製造方法 | |
JP4857547B2 (ja) | 部品を内蔵した多層配線基板の製造方法 | |
JP2003234231A5 (ja) | ||
KR20070078148A (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
JP2005109299A (ja) | 多層配線板およびその製造方法 | |
JP2006237526A (ja) | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 | |
JP2007088130A (ja) | 積層体及び電気回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |