JPH0387027A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0387027A JPH0387027A JP1224084A JP22408489A JPH0387027A JP H0387027 A JPH0387027 A JP H0387027A JP 1224084 A JP1224084 A JP 1224084A JP 22408489 A JP22408489 A JP 22408489A JP H0387027 A JPH0387027 A JP H0387027A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- fets
- isolating grooves
- thickness
- heat sinks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000926 separation method Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 239000007767 bonding agent Substances 0.000 abstract 1
- 238000005498 polishing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Dicing (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体素子の製造方法に関し、特に高出力素子
の製造方法に関する。
の製造方法に関する。
〔従来の技術l
GaAs等化合物半導体を用いた電界効果トランジスタ
(FET)はマイクロ波帯での動作に適し、例えば低雑
音および高出力素子として実用化されている。高出力素
子の場合、GaAsは熱伝導率が小さく、熱放散をよく
するため、基板を数10pmと薄くし、さらにAuめっ
き等で数10pmの厚さのヒートシンクが設けられてい
る。
(FET)はマイクロ波帯での動作に適し、例えば低雑
音および高出力素子として実用化されている。高出力素
子の場合、GaAsは熱伝導率が小さく、熱放散をよく
するため、基板を数10pmと薄くし、さらにAuめっ
き等で数10pmの厚さのヒートシンクが設けられてい
る。
従来、この製造プロセスはまず第2図(a)に示すよう
に、ウェハー11の表面12にFET13を形成した後
、ウェハー11の表面12を支持体14に接着剤15で
接着し、次に第2図(ロ)に示すように、ウェハー11
の裏面を研磨して所定の厚さまで薄肉化し、第2図(c
)に示すように、表面のFET 13の対応位置の裏面
に選択メツキによりヒートシンク16を形成し、最後に
、エツチング等によるカッティングによって素子チップ
に分離するものである。したがって、ヒートシンク16
形成の際には、両面目金せ露光機という特殊な目合せ露
光機を用いて選択メツキ用のマスクを形成するという複
雑なプロセスを必要とする。
に、ウェハー11の表面12にFET13を形成した後
、ウェハー11の表面12を支持体14に接着剤15で
接着し、次に第2図(ロ)に示すように、ウェハー11
の裏面を研磨して所定の厚さまで薄肉化し、第2図(c
)に示すように、表面のFET 13の対応位置の裏面
に選択メツキによりヒートシンク16を形成し、最後に
、エツチング等によるカッティングによって素子チップ
に分離するものである。したがって、ヒートシンク16
形成の際には、両面目金せ露光機という特殊な目合せ露
光機を用いて選択メツキ用のマスクを形成するという複
雑なプロセスを必要とする。
本発明の目的はかかる問題を解決し、ヒートシンクの形
成、素子チップの分離における簡単なプロセスを提供す
るものである。
成、素子チップの分離における簡単なプロセスを提供す
るものである。
前記目的を達成するため、本発明に係る半導体素子の製
造方法においては、ウェハー表面に素子形成後、表面か
ら所定の基板厚さに相当する深さの素子チップ分離溝を
形成し、ウェハー表面側を支持体に接着して裏面より研
磨してウェハーの板厚を薄肉化し所定の厚さとするとと
もに、素子チップを分離し、かつウェハーの裏面にヒー
トシンクを形成するものである。
造方法においては、ウェハー表面に素子形成後、表面か
ら所定の基板厚さに相当する深さの素子チップ分離溝を
形成し、ウェハー表面側を支持体に接着して裏面より研
磨してウェハーの板厚を薄肉化し所定の厚さとするとと
もに、素子チップを分離し、かつウェハーの裏面にヒー
トシンクを形成するものである。
以下、本発明の一実施例を図により説明する。
第1図(a)〜0は本発明の詳細な説明するプロセスの
工程図である。
工程図である。
まず、第1図(a)に示すように、500p m厚さの
半絶縁性GaAs基板(ウェハー)の表面12にn−チ
ャネル層を形成し、高出力FET 13を形成する。次
に第1図(ロ)に示すように、通常のホトレジストマス
クの形成及びエツチングによってウェハー11の表面1
2側に例えば30pmの深さのFETチップ分離溝21
をFET 13の相互間に形成する。次に第1図(Q)
に示すように、ウェハー11の表面12側を支持体14
に接着剤15で接着し、ウェハー11の裏面を研磨して
ウェハー11の板厚を薄肉化する。ウェハー11の板厚
が所定の厚さになると、分離溝21が現われることとな
り、研磨を終了する。これと同時にFET13,13相
′互間が分離溝21により分離される。最後に第1図■
に示すように、ウェハー11の裏面にめっきによって例
えば30 II+aの厚さにヒートシンク16を形成す
る。
半絶縁性GaAs基板(ウェハー)の表面12にn−チ
ャネル層を形成し、高出力FET 13を形成する。次
に第1図(ロ)に示すように、通常のホトレジストマス
クの形成及びエツチングによってウェハー11の表面1
2側に例えば30pmの深さのFETチップ分離溝21
をFET 13の相互間に形成する。次に第1図(Q)
に示すように、ウェハー11の表面12側を支持体14
に接着剤15で接着し、ウェハー11の裏面を研磨して
ウェハー11の板厚を薄肉化する。ウェハー11の板厚
が所定の厚さになると、分離溝21が現われることとな
り、研磨を終了する。これと同時にFET13,13相
′互間が分離溝21により分離される。最後に第1図■
に示すように、ウェハー11の裏面にめっきによって例
えば30 II+aの厚さにヒートシンク16を形成す
る。
以上の例でわかるようにヒートシンク16の形成時には
既にFET13,13相互間が分離溝21により分離さ
れているので、ヒートシンクプロセスが簡単であり、例
えばマスクによる選択めっきでヒートシンク16を形成
する場合でも両面目金せは必要なく、通常の露光、ホト
レジストマスク形成のプロセスが使用できる。また、ウ
ェハー11の分離溝21が現われれば、ウェハー11の
研磨を停止すればよいので、ウェハー11の研磨の制御
性に優れる。
既にFET13,13相互間が分離溝21により分離さ
れているので、ヒートシンクプロセスが簡単であり、例
えばマスクによる選択めっきでヒートシンク16を形成
する場合でも両面目金せは必要なく、通常の露光、ホト
レジストマスク形成のプロセスが使用できる。また、ウ
ェハー11の分離溝21が現われれば、ウェハー11の
研磨を停止すればよいので、ウェハー11の研磨の制御
性に優れる。
以上本発明によれば簡単なプロセスで高出力素子のヒー
トシンクの形成と、チップの分離とを行うことができ、
量産性歩留り向上に寄与できる効果を有する。
トシンクの形成と、チップの分離とを行うことができ、
量産性歩留り向上に寄与できる効果を有する。
第1図はら)〜■は本発明の一実施例を説明する工程図
、第2図(a)〜■は従来の製造方法を説明する工程図
である。 11・・・ウェハー 12・・・ウェハーの表
面13・・・FET 14・・・支持
体15・・・接着剤 16・・・ヒートシン
ク21・・・チップ分離溝
、第2図(a)〜■は従来の製造方法を説明する工程図
である。 11・・・ウェハー 12・・・ウェハーの表
面13・・・FET 14・・・支持
体15・・・接着剤 16・・・ヒートシン
ク21・・・チップ分離溝
Claims (1)
- (1)ウェハー表面に素子形成後、表面から所定の基板
厚さに相当する深さの素子チップ分離溝を形成し、ウェ
ハー表面側を支持体に接着して裏面より研磨してウェハ
ーの板厚を薄肉化し所定の厚さとするとともに、素子チ
ップを分離し、かつウェハーの裏面にヒートシンクを形
成することを特徴とする半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1224084A JPH0387027A (ja) | 1989-08-30 | 1989-08-30 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1224084A JPH0387027A (ja) | 1989-08-30 | 1989-08-30 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0387027A true JPH0387027A (ja) | 1991-04-11 |
Family
ID=16808307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1224084A Pending JPH0387027A (ja) | 1989-08-30 | 1989-08-30 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0387027A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6969637B2 (en) * | 2000-06-06 | 2005-11-29 | Stmicroelectronics S.R.L. | Electronic semiconductor device having a thermal spreader |
WO2008065988A1 (en) * | 2006-11-27 | 2008-06-05 | Philtech Inc. | Process for producing rf powder |
JP2008227285A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | ウエハ及びその搬送システム |
US8237622B2 (en) | 2006-12-28 | 2012-08-07 | Philtech Inc. | Base sheet |
US8318047B2 (en) | 2006-11-28 | 2012-11-27 | Philtech, Inc. | Method for providing RF powder and RF powder-containing liquid |
US8704202B2 (en) | 2006-11-28 | 2014-04-22 | Philtech Inc. | RF powder particles including an inductance element, a capacitance element, and a photovoltaic cell and method for exciting RF powder |
US8766853B2 (en) | 2006-11-27 | 2014-07-01 | Philtech Inc. | Method for adding RF powder and RF powder-added base sheet |
US8766802B2 (en) | 2006-11-27 | 2014-07-01 | Philtech Inc. | Base data management system |
US8933784B2 (en) | 2006-11-28 | 2015-01-13 | Philtech Inc. | RF powder particle, RF powder, and RF powder-containing base |
WO2023223868A1 (ja) * | 2022-05-19 | 2023-11-23 | 浜松ホトニクス株式会社 | 接合方法、半導体デバイスの製造方法及び半導体デバイス |
-
1989
- 1989-08-30 JP JP1224084A patent/JPH0387027A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6969637B2 (en) * | 2000-06-06 | 2005-11-29 | Stmicroelectronics S.R.L. | Electronic semiconductor device having a thermal spreader |
WO2008065988A1 (en) * | 2006-11-27 | 2008-06-05 | Philtech Inc. | Process for producing rf powder |
US8178415B2 (en) | 2006-11-27 | 2012-05-15 | Philtech, Inc. | Method for manufacturing RF powder |
US8766853B2 (en) | 2006-11-27 | 2014-07-01 | Philtech Inc. | Method for adding RF powder and RF powder-added base sheet |
US8766802B2 (en) | 2006-11-27 | 2014-07-01 | Philtech Inc. | Base data management system |
US8318047B2 (en) | 2006-11-28 | 2012-11-27 | Philtech, Inc. | Method for providing RF powder and RF powder-containing liquid |
US8704202B2 (en) | 2006-11-28 | 2014-04-22 | Philtech Inc. | RF powder particles including an inductance element, a capacitance element, and a photovoltaic cell and method for exciting RF powder |
US8933784B2 (en) | 2006-11-28 | 2015-01-13 | Philtech Inc. | RF powder particle, RF powder, and RF powder-containing base |
US8237622B2 (en) | 2006-12-28 | 2012-08-07 | Philtech Inc. | Base sheet |
JP2008227285A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | ウエハ及びその搬送システム |
WO2023223868A1 (ja) * | 2022-05-19 | 2023-11-23 | 浜松ホトニクス株式会社 | 接合方法、半導体デバイスの製造方法及び半導体デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2836334B2 (ja) | 高出力半導体装置の製造方法 | |
JP3156896B2 (ja) | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 | |
JP2002118081A5 (ja) | ||
US9824927B2 (en) | Methods for producing semiconductor devices | |
JPH0387027A (ja) | 半導体素子の製造方法 | |
JP2004079886A (ja) | 実装体の製造方法、半導体装置及び実装体 | |
US6214639B1 (en) | Method of producing a semiconductor device | |
EP0368584A2 (en) | Method of manufacturing a semiconductor wafer | |
JP2606940B2 (ja) | 半導体装置およびその製造方法 | |
US6780703B2 (en) | Method for forming a semiconductor device | |
JPS63276276A (ja) | 半導体装置の製造方法 | |
US7176107B2 (en) | Hybrid substrate and method for fabricating the same | |
JPH09266215A (ja) | 高周波高出力用半導体デバイスおよびその製造方法 | |
WO2013042382A1 (ja) | 複合基板の製造方法 | |
JP2833788B2 (ja) | 半導体装置の製造方法 | |
JP2829064B2 (ja) | 半導体装置の製造方法 | |
TWI802181B (zh) | 半晶圓級晶片級半導體封裝及其方法 | |
KR100311463B1 (ko) | 플레이티드히트씽크제조방법 | |
JP2665062B2 (ja) | 半導体装置の製造方法 | |
JPS5936923A (ja) | ウエハ補強法 | |
JPS5961073A (ja) | 半導体装置の製造方法 | |
JPS6156434A (ja) | 半導体基板の切り出し方法 | |
JP2005032896A (ja) | 両面研磨機用半導体ウェハキャリア | |
JP2576462B2 (ja) | 半導体装置の製造方法 | |
JPS595649A (ja) | 半導体装置およびその製造方法 |