JPH0379046A - セラミツクパツケージ - Google Patents

セラミツクパツケージ

Info

Publication number
JPH0379046A
JPH0379046A JP1216214A JP21621489A JPH0379046A JP H0379046 A JPH0379046 A JP H0379046A JP 1216214 A JP1216214 A JP 1216214A JP 21621489 A JP21621489 A JP 21621489A JP H0379046 A JPH0379046 A JP H0379046A
Authority
JP
Japan
Prior art keywords
die
chip
wiring
wire
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1216214A
Other languages
English (en)
Inventor
Yukihiro Araya
荒谷　幸博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1216214A priority Critical patent/JPH0379046A/ja
Publication of JPH0379046A publication Critical patent/JPH0379046A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野Ｊ この発明は、セフミックパッケージの構造に関するもの
である。
【従来の技術］ 第６図は従来の一般的なセフミックパッケージの構造を
示す上面図、第７図は第６図に示すＡ・Ａにおける断面
斜視図、第８図は第６図のパッケージにＩＣチップをダ
イボンドする状況を示す第６図のム・ＡＫおける断面図
、第９図は第６図のパッケージにＩＣチップを装着した
状況を示す第６図ＯＡ・ムにおける断面斜視図、第１θ
図は第９図と同じ状況を示す断面図である。図において
（２）はダイパッド、（４）はＩＣチップ、（５）はワ
イヤ、（６）はダイボンド用のピンセット、（７）はセ
ラミックパッケージ本体、（８）はワイヤリングリード
部である。グイパッド伐）周辺のワイヤリングリード部
（８）が、ダイパッド（２）と平行となった構造となっ
ている。
次に動作について説明する。ダイパッド（２）とワイヤ
リングリード部（８）が平行と汝っており、第８図に示
した様にダイボンドにおいては、ビンセット（６）がセ
ラミックパッケージ本体（７）とＩＣチップ（４）との
間にはいるため、ダイパッド（２）の大きさに対しであ
る寸法分だけ小さいＩＣチップ（４）ｔでしかダイボン
ドが出来ない。また、第９図、第１０図で示したワイヤ
（５）の様にワイヤリングされるが、このワイヤの弧が
大きくなる場合がある。
〔発明が解決しようとする課題Ｊ 従来のセラミックバッグ−νは以上のように構成されているので、ダイパッドに対しである寸法の／卜さいＸＣチップまでしかダイボンドできず、ｔ＋、ワイヤリングの際、ワイヤの弧が大きくなる場合があるなどの問題点があった・ この発明は上記のような問題点を解消するためになされたもので、ダイパッドの大きさに対して、相当する大きさのＩＣチップまでグイボンドが可能で、ワイヤリングの際、ワイヤの弧が必要以上大きくならないセラミックパッケージを得ることを目的とする、 〔課題を解決するための手段〕
この発明に係るセラミックパッケージはダイパッド周辺
のワイヤリングのためのワイヤリングリード部を斜面と
したものである。
〔代用〕
この発明におけるセラミックパッケージは、ワイヤリン
グリード部を斜面とすることにより、ダイパッド相当の
大きさのＩＣチップまでダイボンドが可能となし、また
、ワイヤリングのワイヤの弧を必要以上の大きさになら
ないようにすることが出来る。
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図はセフミックパッケージの上面図、第２図は第１図に
示すＢ−Ｂにおける断面斜視図、第３図は第１図のパッ
ケージＩＣチップをダイボンドする状況を示す第１図の
Ｂ−Ｂにおける断面図、第４図は第１図のパッケージＩ
Ｃチップを装着した状況を示す第１図のＢ−Ｂにおける
断面斜視図、第５図は第４図と同じ状況を示す断面図で
ある。図において、（２）、（４）〜（６）は第６図な
いし第１０図の従来例に示したものと同等であるので説
明を省略する。（１）はセフミックパッケージ本体、（
３）は斜面構造とし九ワイヤリングリード部である。
次に動作について説明する。
上記の様な構造のセラミックパッケージにおいて、アセ
ンブリを行うとする。グイボンド工程においては、グイ
ボンド用のビンセラ）　（６）　ＫてＩＣチップ（４）
をはさんで行うが、第３図に示した様にワイヤリングリ
ード部（３）が斜面構造となっているため、ダイパッド
（２）相当の大きさのＩＣチップ（４）のダイボンドが
可能である。さらに、第４図、第５図に示す様にワイヤ
リングリード部（３）が斜面構造となっており、ワイヤ
リングリード部（３）のワイヤリングされる位置が一般
的な構造のワイヤリングリード部（３）より低い位置に
あり、ワイヤリングの際、ワイヤ（５）の弧を小さく出
来る。
なお、上記実施例において、ワイヤリングリード部（３
）を斜面構造としているが、その斜面は出来るだけゆる
い方が効果は大きい。
また、ワイヤリングリード部（３）を凹斜面としても同
様の効果を奏する。
〔発明の効果〕
以上のように、この発明によればセラミックパッケージ
本体のワイヤリングリード部を斜面構造としたので、ダ
イパッド相当の大きさまでのＩＣチップのダイボンドが
でき、また、ワイヤリングの際、ワイヤの弧を小さく出
来る。これＫより、ＩＣチップの大きさに対してのセフ
ミックパッケージのダイパッドの制約が少なくなる。ま
た、ワイヤリングのワイヤの弧を小さく出来るため、振
動によるワイヤの変形や、高周波での使用におけるワイ
ヤの影響を軽減出来る。
【図面の簡単な説明】
第１図はこの発明の一実施例によるセラミックパッケー
ジの上面図、第２図は第１図に示すＢ・Ｂにおける断面
斜視図、第３図は第１図のパッケージにＩＣチップをダ
イボンドする状況を示す第１図のｌ３−ＢＫおける断面
図、第４図は第１図のパッケージＫＩＣチップを装着し
た状況を示す第１図のＢ−Ｂにおける断面斜視図、第５
図は第４図と同じ状況を示す断面図、第６図は従来のセ
フミックパッケージの上面図、第７図は第６図に示すＡ
−Ａにおける断面斜視図、第８図は第６図のパッケージ
にＩＣチップをダイボンドする状況を示す第６図０Ａ−
ＡＫおける断面図、第９図は第６図のパッケージＫＩＣ
チップを装着した状況を示す第６図０Ａ−ＡＫおける断
面斜視図、第１０図は第９図と同じ状況を示す断面図で
ある。 図において、（１）はセラミックパッケージ本体、（２
）はダイパッド、（３）はワイヤリングリード部、（４
）はＩＣチップ、（５）はワイヤ、（６）はビンセット
を示す。 なお、図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄 手　工Ｃう′ヅフ゛ ｔ　ビンセット 第４図 ワイヤ 第１図 第２図。 第５図 第６図 Ｓ、ワイヤリシグソードＩＰ −２４′／ 第９図 第１０図

Claims (1)

    【特許請求の範囲】
  1. 　ワイヤリングリード部を斜面構造としたことを特徴と
    するセラミツクパツケージ。
JP1216214A 1989-08-22 1989-08-22 セラミツクパツケージ Pending JPH0379046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1216214A JPH0379046A (ja) 1989-08-22 1989-08-22 セラミツクパツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1216214A JPH0379046A (ja) 1989-08-22 1989-08-22 セラミツクパツケージ

Publications (1)

Publication Number Publication Date
JPH0379046A true JPH0379046A (ja) 1991-04-04

Family

ID=16685065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1216214A Pending JPH0379046A (ja) 1989-08-22 1989-08-22 セラミツクパツケージ

Country Status (1)

Country Link
JP (1) JPH0379046A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253197A (ja) * 2011-06-02 2012-12-20 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253197A (ja) * 2011-06-02 2012-12-20 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JPH0379046A (ja) セラミツクパツケージ
JPH0685151A (ja) 半導体装置とその製造方法
JPH0399459A (ja) 樹脂封止型半導体装置
JPH01171047U (ja)
JPH02246126A (ja) 半導体装置
JPH02216839A (ja) 半導体装置
JP2703999B2 (ja) 半導体製造装置
JPS5831733B2 (ja) 集積回路装置
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JPS5795642A (en) Semiconductor integrated circuit
JPH02246257A (ja) 半導体装置
JPH04320361A (ja) リードフレーム及び半導体装置
JP2002016210A (ja) 半導体装置
JPH01136357A (ja) 集積回路用パツケージ
JPH05121645A (ja) 半導体装置
JPS6476732A (en) Semiconductor device
JPS61152031A (ja) 半導体装置
JPS62190858A (ja) 半導体装置
JPH05243317A (ja) 半導体装置
JPH08264673A (ja) 集積回路装置
JPH04372161A (ja) 半導体装置
JPS6180846A (ja) 半導体装置
JPH02166743A (ja) 半導体集積回路装置
JPH01243457A (ja) 半導体装置用リードフレーム
JPH03225858A (ja) Ｉｃパッケージ