JPH0370811B2 - - Google Patents
Info
- Publication number
- JPH0370811B2 JPH0370811B2 JP57089413A JP8941382A JPH0370811B2 JP H0370811 B2 JPH0370811 B2 JP H0370811B2 JP 57089413 A JP57089413 A JP 57089413A JP 8941382 A JP8941382 A JP 8941382A JP H0370811 B2 JPH0370811 B2 JP H0370811B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- check pattern
- loop
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/31853—Test of registers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(イ) 発明の技術分野
本発明は、スキヤン対象のフリツプフロツプが
シフトレジスタ形式に接続され、スキヤンレジス
タとともにスキヤンループを構成してなるデータ
処理装置におけるスキヤンループ・チエツク方式
に関する。
シフトレジスタ形式に接続され、スキヤンレジス
タとともにスキヤンループを構成してなるデータ
処理装置におけるスキヤンループ・チエツク方式
に関する。
(ロ) 従来技術と問題点
スキヤン対象のフリツプフロツプをシフトレジ
スタ形式に接続することによりスキヤンループを
構成し、このスキヤンループにデータを投入した
り（スキヤンイン）、あるいはこのスキヤンルー
プからデータを取出す（スキヤンアウト）ことに
より、データ処理装置の内部状態の表示、変更や
あるいは診断を行う方法はよく知られている。こ
の時のシフトアウトは、スキヤンループ中のデー
タの必要箇所をシフトアウトして、現在どのよう
なデータが格納されているかを見て診断する。こ
のスキヤンループのシフトは、情報処理装置が稼
働している時には、システムクロツクを止めて、
一旦システムを停止させて、スキヤン用のクロツ
クを動作させることが一般的である。このシフト
制御方式のスキヤンによるフリツプフロツプ
（FF）へのアクセスは、通常、以下の様に行われ
る。
スタ形式に接続することによりスキヤンループを
構成し、このスキヤンループにデータを投入した
り（スキヤンイン）、あるいはこのスキヤンルー
プからデータを取出す（スキヤンアウト）ことに
より、データ処理装置の内部状態の表示、変更や
あるいは診断を行う方法はよく知られている。こ
の時のシフトアウトは、スキヤンループ中のデー
タの必要箇所をシフトアウトして、現在どのよう
なデータが格納されているかを見て診断する。こ
のスキヤンループのシフトは、情報処理装置が稼
働している時には、システムクロツクを止めて、
一旦システムを停止させて、スキヤン用のクロツ
クを動作させることが一般的である。このシフト
制御方式のスキヤンによるフリツプフロツプ
（FF）へのアクセスは、通常、以下の様に行われ
る。
ループ中のFFへのスキヤンイン（スキヤン
FFデータを書き込むこと）又は、スキヤンア
ウト（スキヤンFFのデータを読み出すこと）
を行なうために目的とするFFのデータがスキ
ヤンレジスタ（直接データを読み書きできるレ
ジスタのこと）にくるまで、スキヤンループの
シフトを行なう。
FFデータを書き込むこと）又は、スキヤンア
ウト（スキヤンFFのデータを読み出すこと）
を行なうために目的とするFFのデータがスキ
ヤンレジスタ（直接データを読み書きできるレ
ジスタのこと）にくるまで、スキヤンループの
シフトを行なう。
スキヤンレジスタへの書込み又はスキヤンレ
ジスタからの読み出しを行なう。
ジスタからの読み出しを行なう。
対象とするFFのスキヤンイン又はスキヤン
アウトが全て終了するまで、とを繰り返
す。
アウトが全て終了するまで、とを繰り返
す。
スキヤンループのシフトを行ない、スキヤン
開始前の位置に戻すことにより、目的のFFへ
のスキヤンを終了する。
開始前の位置に戻すことにより、目的のFFへ
のスキヤンを終了する。
このスキヤンループによる方式は、比較的少な
いハードウエアで効率良く装置の診断動作が行え
るものである。
いハードウエアで効率良く装置の診断動作が行え
るものである。
しかし、スキヤンループ自体に障害が発生した
場合には、スキヤンイン、スキヤンアウトが正常
に行えない。スキヤンループ中のFFには装置内
部の状態が反映されているのであるが、若し、ス
キヤンループの一部にスタツクエラー（あるFF
が故障し、出力は全て〓１”又は〓０”になる様
な場合）があると、そのFFをデータがシフトす
ることにより、スキヤンアウトで「000…０」の
ようなデータが得られてしまう。つまり、実際に
FFに格納されていたデータがスタツクエラーに
よつて化けてしまう。しかし、「000…０」と言う
データが得られたとしても、それがスタツクエラ
ーでその様なデータが得られたとは断定出来な
い。FFに格納されていたデータがそのような値
で、スタツクエラーが起きていない場合も考えら
れるからである。従つて、従来では、スキヤンア
ウトにより得られるデータは、システム稼働時に
はすべて正しいデータと見なしてしまい、誤動作
を引き起こすもとになつていた。
場合には、スキヤンイン、スキヤンアウトが正常
に行えない。スキヤンループ中のFFには装置内
部の状態が反映されているのであるが、若し、ス
キヤンループの一部にスタツクエラー（あるFF
が故障し、出力は全て〓１”又は〓０”になる様
な場合）があると、そのFFをデータがシフトす
ることにより、スキヤンアウトで「000…０」の
ようなデータが得られてしまう。つまり、実際に
FFに格納されていたデータがスタツクエラーに
よつて化けてしまう。しかし、「000…０」と言う
データが得られたとしても、それがスタツクエラ
ーでその様なデータが得られたとは断定出来な
い。FFに格納されていたデータがそのような値
で、スタツクエラーが起きていない場合も考えら
れるからである。従つて、従来では、スキヤンア
ウトにより得られるデータは、システム稼働時に
はすべて正しいデータと見なしてしまい、誤動作
を引き起こすもとになつていた。
即ち、従来では、スキヤンループ自体に障害が
発生した時に、それを検出する手段が無かつたの
である。
発生した時に、それを検出する手段が無かつたの
である。
(ハ) 発明の目的
本発明は、上記の点に鑑み、スキヤンループ系
のチエツクを簡単な構成でスキヤンイン／アウト
動作の度びに常に、行なえるようにすることを目
的としている。
のチエツクを簡単な構成でスキヤンイン／アウト
動作の度びに常に、行なえるようにすることを目
的としている。
(ニ) 発明の構成
上記目的を達成するために本発明はスキヤン対
象のフリツプフロツプがシフトレジスタ形式に接
続され、スキヤンレジスタとともにスキヤンルー
プを構成してなるデータ処理装置において、上記
スキヤンレジスタに〓０”及び〓１”の混在する
チエツクパターンをセツトする手段と、上記スキ
ヤンループを一巡して上記スキヤンレジスタに戻
つてきたチエツクパターンを当初のチエツクパタ
ーンと比較する比較手段をそなえ、スキヤンアク
セス動作開始前に上記チエツクパターンを上記ス
キヤンレジスタにセツトし、しかる後上記スキヤ
ンループのシフト動作を行ない、スキヤンアクセ
ス動作終了後に上記比較手段により上記スキヤン
ループのチエツクを行なうことを特徴とする。
象のフリツプフロツプがシフトレジスタ形式に接
続され、スキヤンレジスタとともにスキヤンルー
プを構成してなるデータ処理装置において、上記
スキヤンレジスタに〓０”及び〓１”の混在する
チエツクパターンをセツトする手段と、上記スキ
ヤンループを一巡して上記スキヤンレジスタに戻
つてきたチエツクパターンを当初のチエツクパタ
ーンと比較する比較手段をそなえ、スキヤンアク
セス動作開始前に上記チエツクパターンを上記ス
キヤンレジスタにセツトし、しかる後上記スキヤ
ンループのシフト動作を行ない、スキヤンアクセ
ス動作終了後に上記比較手段により上記スキヤン
ループのチエツクを行なうことを特徴とする。
(ホ) 発明の実施例
第１図は本発明による実施例のブロツク図であ
り、図中、１−１〜１−ｎはフリツプフロツプ
（FF）、２はスキヤンレジスタ、３はスキヤンレ
ジスタへのスキヤンイン／アウト回路、４はチエ
ツクパターン保持回路、５は比較回路、６はチエ
ツク結果信号線である。
り、図中、１−１〜１−ｎはフリツプフロツプ
（FF）、２はスキヤンレジスタ、３はスキヤンレ
ジスタへのスキヤンイン／アウト回路、４はチエ
ツクパターン保持回路、５は比較回路、６はチエ
ツク結果信号線である。
第２図〜第４図は実施例の動作態様を説明する
ための図であり、図中、第１図と同一番号のもの
は同一のものである。以下、図面を参照しつつ実
施例の動作を説明する。
ための図であり、図中、第１図と同一番号のもの
は同一のものである。以下、図面を参照しつつ実
施例の動作を説明する。
(1) チエツクパターンのセツト動作
第２図はチエツクパターンのセツト時の態様を
示す図である。実施例においてはフリツプフロツ
プ１−（１＋３）がスキヤン対象フリツプフロツ
プとされている。まず、第１図図示のチエツクパ
ターン保持回路４に保持されているチエツクパタ
ーン（第２図図示の例では“1010”）をスキヤン
レジスタ２にセツトする。しかる後、図示しない
クロツク信号線により各フリツプフロツプ、スキ
ヤンレジスタにクロツクを与えてシフト動作を開
始させる。
示す図である。実施例においてはフリツプフロツ
プ１−（１＋３）がスキヤン対象フリツプフロツ
プとされている。まず、第１図図示のチエツクパ
ターン保持回路４に保持されているチエツクパタ
ーン（第２図図示の例では“1010”）をスキヤン
レジスタ２にセツトする。しかる後、図示しない
クロツク信号線により各フリツプフロツプ、スキ
ヤンレジスタにクロツクを与えてシフト動作を開
始させる。
(2) スキヤン動作
第３図はクロツクが順次与えられ、シフト動作
の結果、当初のフリツプ１−（１＋３）の内容が
スキヤンレジスタ２の最左端に達したときの状態
を示している。リード（READ）動作であれば、
この内容を第１図図示のスキヤンイン／アウト回
路３に取込めばよく、ライト（WRITE）動作で
あればスキヤンイン／アウト回路３から所要のデ
ータをスキヤンレジスタ２にセツトすればよい。
の結果、当初のフリツプ１−（１＋３）の内容が
スキヤンレジスタ２の最左端に達したときの状態
を示している。リード（READ）動作であれば、
この内容を第１図図示のスキヤンイン／アウト回
路３に取込めばよく、ライト（WRITE）動作で
あればスキヤンイン／アウト回路３から所要のデ
ータをスキヤンレジスタ２にセツトすればよい。
また、第３図においては、チエツクパターンデ
ータが、フリツプフロツプ１−（１＋３）〜１−
１に到達している。
ータが、フリツプフロツプ１−（１＋３）〜１−
１に到達している。
(3) チエツクパターンの比較動作
第４図はスキヤンループ上のデータが一巡しス
キヤン動作が終了したときの態様を示す図であ
る。スキヤンイン動作であれば、フリツプフロツ
プ１−（１＋３）に所要のデータが書込まれてい
る。
キヤン動作が終了したときの態様を示す図であ
る。スキヤンイン動作であれば、フリツプフロツ
プ１−（１＋３）に所要のデータが書込まれてい
る。
このスキヤン動作終了時においては、スキヤン
レジスタ２の内容とチエツクパターン保持回路４
の内容とを比較回路５にて比較する。スキヤンル
ープが正常であれば両者は一致し、スキヤンルー
プ中に障害が発生していれば両者は不一致とな
る。この結果は、チエツク結果信号線６により図
示しない保守回路部等で通知される。
レジスタ２の内容とチエツクパターン保持回路４
の内容とを比較回路５にて比較する。スキヤンル
ープが正常であれば両者は一致し、スキヤンルー
プ中に障害が発生していれば両者は不一致とな
る。この結果は、チエツク結果信号線６により図
示しない保守回路部等で通知される。
以上の動作を纏めると、
(a) 第２図で示した通り、チエツクパターンをセ
ツトする。
ツトする。
(b) 第３図に示した通り、FFをシフトし、スキ
ヤンを行う。スキヤンイン又はスキヤンアウト
したい所のデータがレジスタ２に来たら、レジ
スタのデータをリードするか、ライトするかす
る。
ヤンを行う。スキヤンイン又はスキヤンアウト
したい所のデータがレジスタ２に来たら、レジ
スタのデータをリードするか、ライトするかす
る。
(c) 第４図に示した通り、スキヤンループ上のデ
ータが一巡したら、つまり、(a)でセツトしたデ
ータがレジスタ２に戻つてきたら、チエツクパ
ターン保持回路４（第１図）のデータと比較す
る。
ータが一巡したら、つまり、(a)でセツトしたデ
ータがレジスタ２に戻つてきたら、チエツクパ
ターン保持回路４（第１図）のデータと比較す
る。
従つて、(a)でセツトしたチエツクパターンは、
シフトされながら、スキヤンループ中の全FFを
通過する。つまり、(b)でアクセス対象となつた
FFばかりでは無く、それ以外のFFも含めて、ス
キヤンループの機能が正しいことをチエツクする
ことが出来る。もし、スキヤンループの一部に障
害があれば、その状態がずつとシフトされてき
て、一周した結果に反映される。スキヤンループ
中のFFに仮にスタツクエラーがあつた場合、読
みだされたデータが全て”0000…０”ということ
が起こるが、この”0000…０”を検出するだけで
は、システム稼働時にスキヤンループ自体が障害
を起こしているかどうかを検出したことには成ら
ない。前述の読みだされたデータが（スキヤンル
ープ自体の障害で0000…０になつたので無く）、
本当にその様なデータが格納されていたかもしれ
ないからである。従つて、チエツクパターンがシ
フトされてきて帰つて来たものと比較する必要が
ある。
シフトされながら、スキヤンループ中の全FFを
通過する。つまり、(b)でアクセス対象となつた
FFばかりでは無く、それ以外のFFも含めて、ス
キヤンループの機能が正しいことをチエツクする
ことが出来る。もし、スキヤンループの一部に障
害があれば、その状態がずつとシフトされてき
て、一周した結果に反映される。スキヤンループ
中のFFに仮にスタツクエラーがあつた場合、読
みだされたデータが全て”0000…０”ということ
が起こるが、この”0000…０”を検出するだけで
は、システム稼働時にスキヤンループ自体が障害
を起こしているかどうかを検出したことには成ら
ない。前述の読みだされたデータが（スキヤンル
ープ自体の障害で0000…０になつたので無く）、
本当にその様なデータが格納されていたかもしれ
ないからである。従つて、チエツクパターンがシ
フトされてきて帰つて来たものと比較する必要が
ある。
又、例えば、装置のパワーオン時にのみ、初期
テスト的にチエツクを行うだけであれば、その時
は正常であつても、連続運転を行つていると、実
際にスキヤンループを使つた時にエラーが発生し
ているにも係わらず、それが検出されないという
ことが起こりえる。
テスト的にチエツクを行うだけであれば、その時
は正常であつても、連続運転を行つていると、実
際にスキヤンループを使つた時にエラーが発生し
ているにも係わらず、それが検出されないという
ことが起こりえる。
しかし、本発明では、上記(a)乃至(c)の動作を行
つている。(b)でスキヤンイン／アウト動作を行つ
ていることに注目されたい。スキヤンループの本
来の使用であるスキヤンイン／アウト(b)の時に、
同時に(a)，(c)の動作を行つているのである。換言
すると、スキヤンイン／アウトを使用する度に、
チエツクを行うことが出来るので、装置の運用途
中から障害が発生したような場合でも確実にスキ
ヤンループ自体のエラーを検出することができる
のである。
つている。(b)でスキヤンイン／アウト動作を行つ
ていることに注目されたい。スキヤンループの本
来の使用であるスキヤンイン／アウト(b)の時に、
同時に(a)，(c)の動作を行つているのである。換言
すると、スキヤンイン／アウトを使用する度に、
チエツクを行うことが出来るので、装置の運用途
中から障害が発生したような場合でも確実にスキ
ヤンループ自体のエラーを検出することができる
のである。
又、チエツクの為に要する時間そのものも、チ
エツクパターン分のシフト時間と、一周終了した
後、比較するための１クロツク分だけであり、全
FFスキヤン時間に比べれば、問題に成らず、短
時間でのチエツクが可能である。
エツクパターン分のシフト時間と、一周終了した
後、比較するための１クロツク分だけであり、全
FFスキヤン時間に比べれば、問題に成らず、短
時間でのチエツクが可能である。
(ヘ) 発明の効果
以上説明したように本発明によれば、スキヤン
ループのチエツクを簡単な構成で、かつ短かい周
期で行なうことができ、データ処理装置の信頼性
向上に大きく寄与することができる。
ループのチエツクを簡単な構成で、かつ短かい周
期で行なうことができ、データ処理装置の信頼性
向上に大きく寄与することができる。
第１図は本発明による実施例のブロツク図、第
２図〜第４図は実施例の動作態様を説明する図で
ある。 図中、１−１〜１−ｎはフリツプフロツプ
（FF）、２はスキヤンレジスタ、３はスキヤンイ
ン／アウト回路、４はチエツクパターン保持回
路、５は比較回路、６はチエツク結果信号線であ
る。
２図〜第４図は実施例の動作態様を説明する図で
ある。 図中、１−１〜１−ｎはフリツプフロツプ
（FF）、２はスキヤンレジスタ、３はスキヤンイ
ン／アウト回路、４はチエツクパターン保持回
路、５は比較回路、６はチエツク結果信号線であ
る。
Claims (1)
- 【特許請求の範囲】 １ スキヤン対象のフリツプフロツプがシフトレ
ジスタ形式に接続され、スキヤンレジスタととも
にスキヤンループを構成してなるデータ処理装置
において、 前記スキヤンレジスタに“０”および“１”の
混在するチエツクパターンをセツトする手段と、 前記チエツクパターンを保持する手段と、 前記スキヤンループを一巡して上記スキヤンレ
ジスタに戻つてきたチエツクパターンを上記チエ
ツクパターン保持手段に保持された当初のチエツ
クパターンと比較する比較手段を備え、 目的フリツプフロツプへのデータの設定あるい
は目的フリツプフロツプからのデータの読みだし
の為のスキヤンイン／アウト動作の開始前に上記
チエツクパターンを上記スキヤンレジスタにセツ
トし、しかる後上記スキヤンループのシフト動作
を行い、前記シフトによつて前記目的フリツプフ
ロツプ位置のデータがスキヤンレジスタにシフト
されてきた時に前記データを設定する又は、前記
データを読み出した後に、更にシフトを行い、前
記チエツクパターンに対応するデータが一巡しス
キヤンレジスタに戻つて来た時に、上記比較手段
により上記スキヤンループのチエツクを行うこと
を特徴とするスキヤンループ・チエツク方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089413A JPS58205265A (ja) | 1982-05-26 | 1982-05-26 | スキヤンル−プ・チエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089413A JPS58205265A (ja) | 1982-05-26 | 1982-05-26 | スキヤンル−プ・チエツク方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205265A JPS58205265A (ja) | 1983-11-30 |
| JPH0370811B2 true JPH0370811B2 (ja) | 1991-11-11 |
Family
ID=13969953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57089413A Granted JPS58205265A (ja) | 1982-05-26 | 1982-05-26 | スキヤンル−プ・チエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205265A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4718065A (en) * | 1986-03-31 | 1988-01-05 | Tandem Computers Incorporated | In-line scan control apparatus for data processor testing |
| JP2602359B2 (ja) * | 1990-11-15 | 1997-04-23 | 茨城日本電気株式会社 | 実装装置の数量・品種検出方式 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549757A (en) * | 1978-10-03 | 1980-04-10 | Nec Corp | Test method of testing shift path |
| JPS5556261A (en) * | 1978-10-20 | 1980-04-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Testing method for sequential circuit |
| JPS5629755A (en) * | 1979-08-16 | 1981-03-25 | Nec Corp | Testing device for logic circuit |
-
1982
- 1982-05-26 JP JP57089413A patent/JPS58205265A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549757A (en) * | 1978-10-03 | 1980-04-10 | Nec Corp | Test method of testing shift path |
| JPS5556261A (en) * | 1978-10-20 | 1980-04-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Testing method for sequential circuit |
| JPS5629755A (en) * | 1979-08-16 | 1981-03-25 | Nec Corp | Testing device for logic circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205265A (ja) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07181231A (ja) | 回路ボード試験システム及びその方法 | |
| US5271015A (en) | Self-diagnostic system for semiconductor memory | |
| US4972414A (en) | Method and apparatus for detecting oscillator stuck faults in a level sensitive scan design (LSSD) system | |
| JPH0370811B2 (ja) | ||
| JP2837703B2 (ja) | 故障診断装置 | |
| JPS5833579B2 (ja) | 情報処理装置 | |
| JPS63148498A (ja) | 自己診断機能を具備した記憶装置 | |
| JP2536907B2 (ja) | 動作保証回路を有する診断用回路 | |
| JPH0238879A (ja) | 論理回路 | |
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JPS5951023B2 (ja) | 診断方法 | |
| JPS592585Y2 (ja) | デ−タ処理装置 | |
| JPH05313935A (ja) | 情報処理装置の診断回路 | |
| JPH0354703A (ja) | データ記録再生装置の自己診断方式 | |
| JPS6324503Y2 (ja) | ||
| JPS5840771B2 (ja) | 記憶素子の診断方式 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JPH096685A (ja) | メモリ装置及びそのエラーテスト方法 | |
| JPS58109943A (ja) | ハ−ドウエア診断方式 | |
| JPS607298B2 (ja) | スキヤンイン制御方式 | |
| JPS61269746A (ja) | 情報処理装置 | |
| JPS58102315A (ja) | 書込み補正回路の故障診断方式 | |
| JPS61190634A (ja) | マイクロプログラム制御装置 | |
| JPH09237199A (ja) | スキャンパス故障検出回路 | |
| JPH03217947A (ja) | 故障位置指摘方法 |