JPS607298B2

JPS607298B2 - スキヤンイン制御方式

Info

Publication number: JPS607298B2
Application number: JP54170083A
Authority: JP
Inventors: 康男松本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1979-12-26
Filing date: 1979-12-26
Publication date: 1985-02-23
Also published as: JPS5692652A

Description

【発明の詳細な説明】本発明はスキャンィン（ＳＣＡＮＩＮ）方式に関し、特
にＣＣＩＰ（ＣｏｎｓｏｌｅＣＰＵ１ｎにｒｆａＣ
ｅＰｒｏｃｅｓｓｏｒ）内のメモリを利用して本体装置
内のラツチやフリツプフロツプを「１」または「０」の
任意の状態に設定するようにしたスキャンィン制御方式
スに関する。

例えば中央処理装置やチャネルプロセッサ等の如き本体
装置を試験する場合、特定のラツチやフリツプフロツプ
（ＦＦ）を「１」あるいは「０」の状態に設定して本体
装置の試験を行なう。

この場合、特定のラッチやＦＦの状態を「１」に設定す
ることは比較的容易にできるが、特定のラッチやＦＦを
単独で「０」に設定することは非常に困難である。その
理由は、チップ構造により本体装置が構成されるときラ
ツチやＦＦのリセット側はあるグループ単位で共通接続
されており、その結果、特定のラッチやＦＦにのみ単独
にリセット信号を印加することができず、リセット信号
を印加するときにはそのグループに存在している複数の
ラッチやＦＦに共通にリセット信号が印加され、この結
果非所望なものまでリセットされることによる。しかし
ながら、本体装置等を試験したり、状態診断を行なう場
合には、特定のラッチやＦＦを「１」に設定するのみな
らず、ｒｏ」に設定することができれば非常に便利であ
る。したがって本発明はこのような問題点を改善して、
任意のラツチやＦＦを「１」または「０」の任意の状態
に設定できるスキャンィン方式を提供することを目的と
するものであって、このために本発明におけるスキャン
ィン制御方式では、本体装置と本体装置を試験あるいは
検査をするための診断用プロセッサを有し、該検査用プ
ロセッサの指示にもとづき上記本体装置の特定のフリッ
プフロップやラッチ等のりセットはある一群毎にしかで
きないように構成されている。

該フリップフロップやラッチ等を特定の状態に設定する
スキャンィソ方式において、上記本体装置にフリップフ
ロップやラッチ対応にその状態を記憶するとともに任意
のフリップフロップやラッチの状態を書替え可能にする
メモリ手段と「本体装置のフリップフロップやラッチ等
の状態を読取る議取り手段と、スキャンィンパルスを発
生するスキャンィンバルス発生手段を設け、上記フリッ
プフロップやラッチ等を特定の状態に設定する場合に、
まず上記本体装置のフリップフロップやラッチ等の状態
を議出してこれをメモリ手段に記入し、次いで本体装置
を特定の状態にセットしてさらに上記フリッブフロップ
やラッチをリセットし、それから上記〆モリ手段に設定
すべき特定のフリッブフロップやラッチ等の状態を記入
した後に上記〆モリ手段の内容にしたがってスキャンィ
ンパルスを上記スキャンィンパルス発生手段で発生する
ことにより上記本体装置のフリップフロップやラッチ等
の状態であるものは最初の状態に戻しあるものは特定の
状態に設定するようにしたことを特徴とする。以下本発
明の一実施例を第１図乃至第３図にもとづき説明する。
第１図は本発明のスキャンィン制御方式を具備したデー
タ処理装置の概略図、第２図は本発明の一実施例構成、
第３図は本発明のスキャンイン制御方式を使用した場合
の本体装置における制御用フリツプフロップの構成図で
ある。

図中、１は中央処理装置、チャネルプロセッサ、主記憶
装置の如き本体装置であり、該本体装置１にはシステム
コンソールインターフヱイス（ＳＣＩ）ユニットーーー
が具備され、このＳＣＩユニット１−１内にコンソール
ＣＰＵインターフェイスプロセッサ（ＣＣＩＰ）機構１
−２が設けられている。

また２はサービスプロセッサ、３，４は入力レジスタ、
５はヱクスクルシーブオア回路付入力レジス夕（Ｅオア
付入力レジスタ）、６はメモモリ、７は出力レジスタ、
８はアドレスレジスタ、９はスキャンィンパルス発生回
路、１０はＣＣＩＰ制御回路、１１はフリップフロツプ
、１２はアンド回路、１３はオア回路である。第２図は
、第１図におけるＣＣＩＰ機構１−２を示すものであり
、第３図は本体装置１におけるスキャンィンされるフリ
ップフロップ部分を示すものである。

入力レジスタ３は本体装置１から議出したスキャンアウ
トデータをメモリ６に格納するためのものであり、入力
レジスタ４はメモｌｉ６に任意のデータ（「１」または
「０」）を格納する回路であり、Ｂオア付入力レジスタ
５は本体装置１から読出したデータとメモリ６から議出
したデータのＢオア論理による出力をメモｌｉ６に格納
するものである。

メモリ６は例えば３松バイト程度のり‐ド・ライト可能
なメモリであって、本体装置１内のフリップフロップや
ラッチに対応するアドレスを有するものである。出力レ
ジスタ７はメモリ６の内容が記入されるレジスタであっ
て、例えばシフトレジスタにより構成されている。アド
レスレジスタ８はメモリ６内の番地と同時に本体装置１
内のフリップフロップやラッチ等からスキャンアウトさ
れたデータのアドレスをも示すものである。スキャンィ
ンパルス発生回路９は本体装置１内のフリップフロツプ
やラッチ等にスキャンインする場合のスキャンィンパル
スを発生するものである。ＣＣＩＰ制御回路１０‘まサ
ービスプロセッサ２から本体装置を試験検査する場合の
制御信号が伝達されたとき、これに応じて各回路を制御
するものである。次に本発明によるスキャンィン制御方
式を説明する。

サービスプロセッサ２は次の■乃至■の動作を実行すべ
き指令をＳＣＩユニットーー１を経由してＣＣＩＰ制御
回路１０に伝達し、該ＣＣｍ制御回路１０はこれにより
次の如き制御を行なう。

■ スキャンィンを行なうべき対象の本体装置１に対し
そのクロツクの供給を停止する。

■ 上記本体装置１のスキャンアウトデータを謙出し、
これを入力レジスタ３を経由して、メモリ６における本
体装置１のフリップフロップやラッチ等に対し付与され
たアドレスにこれらのスキャンアウトデータを格納する
。

したがってメモリ６には上記フリップフロップやラッチ
等の状態に応じ、その対応するアドレスに「１」または
「０」が記入される。■ 次いでスキャンインすべき本
体装置１をリセットし、そのフリップフロップやラッチ
等をリセット状態にする。

■ このリセット時のスキャンアウトデータとメモリ６
に格納されていたデ−夕との排他的論理和をＥオア付入
力レジス夕５でとり、この結果をメモリ６に格納する。

このとき、【ィ）スキャンアウトデータとメモリ６から
読出したデータが一致する場合には「１」を格納し、剛
異なる場合には「０」を格納する。■ 次いでメモリ６
のスキャンィン対象の特定フリツプフロップやラッチ等
の対象番地に、上記特定フリツプフロップやラッチ等を
状態「１」に設定したいときは「０」を格納し、状態「
０」に設定したいときには「１」を格納する。

■ メモリ６の内容にしたがってスキャンインパルスを
スキャンィンパルス発生回路９から送出する。

このとき、第３図に示す如く、スキャンィンを受けるフ
リップフロップ１１のセット側入力端には、アンド回路
１２とオァ回路１３が設けられている。そしてアンド回
路１２にはスキャンィン対象となっているフリツプフロ
ツプ１１の、メモリ６における対応アドレスの内容がメ
モリ６から出力されるときスキャンインアドレス信号「
１」が印加されてアンド回路１２がオン状態になる。こ
のときメモリ６に「１」が記入されていればスキャンィ
ンパルスは送出されず、「０」が記入されていればスキ
ャンインパルス発生回路９はスキャンィンパルスを発生
してアンド回路１２の他方の入力端子にこれが送出され
るので、アンド回路１２は「１」を出力し、これにより
オア回路１３も「１」を出力する。かくしてフリツプフ
ロツプ１１はメモリ６に記入された状態にもとづき選択
的に状態設定されることになる。なおラッチに対しても
、アンド回路１２、オア回路１３を同様に設け、同様に
制御する。このようなことをメモリ６の全番地に対して
実行し、本体装置１のフリップフロツプやラツチ等をこ
のメモリ６に記入された内容にしたがって状態設定を行
なう。■ この状態設定が終了すれば、本体装置１に対
しクロック供給を再開する。このようにして本発明によ
れば、本体装置１のフリップフロップやラッチ等の設定
状態を特定のものについては「１」または「０」に選択
的に設定し、それ以外のものについてはリセットされる
以前の状態にもどすことができる。

即ち、上記■によりリセット直前の状態をメモリ６に格
納し、それからこれらをオ−ル「０」の状態にリセット
し、次いで「０」に設定したい部分にはそのままにして
おき、「１」を設定したい部分には「１」を設定すべく
メモリ６にその指示値を記入する。これにより本体装置
１の各部分を同時に「０」をもふくめて所定の状態に選
択的に設定することができる。明細書に前述した如く、
リセット信号機は共通に設けられているので、通常特定
のフリツプフロップやラッチ等を選択的にリセットする
ことは非常に困難である。

例えば、第３図に点線として示す如き回路をこれらのリ
セット入力側に設ければこのようなことは可能ではある
が「フリツプフロップやラッチ等の数は非常に多いので
、この回路をこれらのものに全部設けるとすればその構
造は複雑化かつ大型化することになり、現実的ではない
。なお本発明のメリットを上述した事項もふくめて要約
すれば次のようになる。

■′ 本体装置の試験時に任意のフリップフロツプやラ
ッチ等を任意の状態に設定し、試験者の目的とする状態
を設定できる。

■「診断時に診断目的に合った状態を設定することがで
きる。

■′ 任意のレジスタのパリティフリップフロップを反
転させることができるので、意識的にエラーを発生させ
ることができる。

そして同時にエラーチェック回路試験を行なうことがで
きる。■′ メモリ６にマスクを設定すれば、スキャン
ィン対象から非対象とすることができる。

■′ ＣＣＩＰ機構を利用することにより高速に処理す
ることができる。

結局本発明によれば、本体装置の試験検査を非常に効率
よく実行することが可能になる。

【図面の簡単な説明】

第１図は本発明のスキャンィン制御方式を具備したデー
タ処理装置の概略図、第２図は本発明の一実施例構成、
第３図は本発明のスキャンィン制御方式を使用した場合
の本体装置における制御用フリップフロップの構成図で
ある。図中、１は本体装置、２はサービスプロセッサ、３，４
は入力レジスタ、５はＥオア付入力レジスタ、６はメモ
リ、７は出力レジスタ、８はアドレスレジスタ、９はス
キャンインパルス発生回路、１０はＣＣＩＰ制御回路、
１１はフリツプフロツプ「１２はアンド回路、１３は
オア回路をそれぞれ示す。才１凶矛Ｚ凶才３脇

Claims

【特許請求の範囲】

１本体装置と本体装置を試験あるいは検査をするため
の診断用プロセツサを有し、該検査用プロセツサの指示
にもとづき上記本体装置の特定のフリツプフロツプやラ
ツチ等のリセツトはある一群毎にしかできない該フリツ
プフロツプやラツチ等を特定の状態に設定するスキヤン
イン方式におして、上記本体装置にフリツプフロツプや
ラツチ対応にその状態を記憶するとともに任意のフリツ
プフロツプやラツチの状態を書替え可能にするメモリ手
段と、本体装置のフリツプフロツプやラツチ等の状態を
読み取る読み取り手段と、スキヤンインパルスを発生す
るスキヤンインパルスを発生手段を設け、上記フリツプ
フロツプやラツチ等を特定の状態に設定する場合に、ま
ず上記本体装置のフリツプフロツプやラツチ等の状態を
読み出してこれをメモリ手段に記入し、次いで本体装置
を特定の状態にセツトしてさらに上記フリツプフロツプ
やラツチをリセツトし、それから上記メモリ手段に設定
すべき特定のフリツプフロツプやラツチ等の状態を記入
した後に上記メモリ手段の内容にしたがってスキヤンイ
ンパルスを上記スキヤンインパルス発生手段で発生する
ことにより上記本体装置のフリツプフロツプやラツチ等
の状態であるものは最初の状態に戻しあるものは特定の
状態に設定するようにしたことを特徴とするスキヤンイ
ン制御方式。