JPH0364124A - 論理回路およびその動作方法 - Google Patents

論理回路およびその動作方法

Info

Publication number
JPH0364124A
JPH0364124A JP2090079A JP9007990A JPH0364124A JP H0364124 A JPH0364124 A JP H0364124A JP 2090079 A JP2090079 A JP 2090079A JP 9007990 A JP9007990 A JP 9007990A JP H0364124 A JPH0364124 A JP H0364124A
Authority
JP
Japan
Prior art keywords
logic
logic circuit
output
gate
critical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2090079A
Other languages
English (en)
Other versions
JP2963936B2 (ja
Inventor
Thang M Tran
サン・ミン・トラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0364124A publication Critical patent/JPH0364124A/ja
Application granted granted Critical
Publication of JP2963936B2 publication Critical patent/JP2963936B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明は、２進論理回路に関するものである。
より特定的には、この発明は２進論理回路における臨界
速度経路遅延を低減させるための方法および装置を提供
する。
論理設計者は複数個の入力信号に応答して特定の出力信
号を発生する複雑な論理回路の設計の仕事によく直面す
る。論理設計の従来の実施は、所望の入力および出力の
ための真理値表の発生と、所望の出力ごとの入力の積項
の組を発生するカルノー図または論理最小化の使用と、
組合わせ論理回路の物理的な論理ゲートの形式での積項
の実現とを含む。
論理設計への上述のアプローチは一般に真理値表の物理
的実現を現実化するのに必要な論理ゲートの数の最小化
に関係する。しかしながら、所望入力信号の数が増加す
るにつれ、上述のアプローチによって発生される真理値
表への複雑な組合わせ論理解決は出力信号の形成に受入
れられない遅延を起こす増加された信号伝播時間に帰着
する。
これは、ＲＩＳＣプロセッサ技術によくあることだが、
速度が第１の設計考慮のとき特に当てはまる。
論理回路への入力は臨界速度入力または非臨界速度入力
のどちらかとして特徴づけられることができる。臨界速
度入力は普通、非臨界入力よりも時間のより後のポイン
トで有効であるそれらの入力である。このように、臨界
速度入力を必要とする論理経路は論理回路の最も遅い論
理経路であり、かつ臨界速度経路として呼ばれることが
できる。
それゆえ、臨界速度に関連する伝播遅延を低減すれば、
論理回路のためのより速い出力応答が得られ、かつより
速いクロック速度で論理回路を動作する能力が得られる
だろう。
発明の概要 この発明は、′多電化論理”を使い、それによって論理
回路の動作速度を増加させることにより２進論理回路の
臨界速度経路に関連の伝播遅延を低減するための方法お
よび装置を提供する。
より特定的には、論理回路への入力は臨界または非臨界
入力のどちらかとして規定され、かつ積項は非臨界入力
が相互に排他的であるように操作される。非臨界入力は
第１の論理ゲート構造の最終の出力がマルチプレクサ結
合器を制御する１つまたはそれより多い第１の論理ゲー
ト構造へ与えられる。臨界速度入力は第２の論理ゲート
構造の最終出力がマルチプレクサ結合器への入力として
与えられる１つまたはそれより多い第２の論理ゲート構
造へ与えらられる。マルチプレクサ結合器の動作は非臨
界速度入力を受ける第１の論理ゲート構造からの出力に
よって制御されるので、臨界速度入力が与えられる第２
の論理ゲート構造の出力が有効なとき結合器は安定した
状態にある。このように臨界速度経路に関連する全体の
伝播遅延は、臨界速度入力論理ゲートおよびマルチプレ
クサ結合器に関連する論理ゲート構造に帰することがで
きる遅延へ制限される。
上述を背景として、次にこの発明の好ましい実施例の以
下の詳細な説明および図面の参照がなされるべきである
。
好ましい実施例の詳細な説明 この発明の第１の実施例に従った論理回路のブロック図
は第１図に図示される。相互に排他的な非臨界速度入力
が、１つまたはそれより多いゲート構造ＣＧ１へ与えら
れ、かつ臨界入力が１つまたはそれより多いゲート構造
ＣＧ２へ与えられるように、相互に排他的な非臨界速度
入力および臨界速度入力が分けられる。ゲート構造ＣＧ
Ｉの出力は、その入力がゲート構造ＣＧ２の出力に接続
されるマルチプレクサ結合器１０の制御ゲートに接続さ
れる。ゲート構造ＣＧ１およびＣＧ２は１つまたはそれ
より多い人力信号に応答して出力信号を発生するように
結合される１つまたはそれより多い論理ゲートまたはイ
ンバータを含む。
第１の論理ゲート構造ＣＧＩからの出力は、マルチプレ
クサ結合器１０を活性化し、第２の論理ゲート構造ＣＧ
２の出力信号が論理回路の出力インターフェイス９へ通
されるのを許容する。マルチプレクサ結合器１０は非臨
界速度入力によって制御されるので、結合器ＩＯは第２
の論理ゲート構造ＣＧ２の出力が有効なεきは安定して
いる。
このように臨界速度経路に関連する全体の伝播遅延は第
２の論理ゲート構造ＣＧ２および結合器上０に関連する
遅延へ制限される。
図示される実施例において、論理回路の出力インターフ
ェイス９はマルチプレクサ結合器ｌＯに結合されるイン
バータ１４を含む。マルチプレクサ結合器１０が活性化
されないとき論理回路の出力を論理ローレベルへ駆動す
るためにインバータ上４の入力を論理ハイレベルへ引く
プルアップトランジスタ１２が設けられる。
成る場合では、積項の数が過大になるかもしれず、かつ
マルチプレクサ結合器は第２図に図示されるように２つ
またはそれより多い組へ細分されることができる。２つ
の組の制御信号は相互に排他的でなくてもよく、かつ組
からの出力はそれからＯＲゲートに与えられ、第１図に
図示される配置とほぼ同じ遅延で回路出力を発生するこ
とができる。多数のプルアップトランジスタの必要性も
また、第３図に示されるようにマルチプレクサ結合器１
０の動作を制御する第１の論理ゲート構造ＣＧ１の出力
をＮＡＮＤゲートに接続することによって克服されるこ
とができる。
この発明のより詳細な説明は、９個の所望入力（Ａ−Ｉ
）および１個の出力（０）の真理値表を図示する第４図
を参照して論理じられるだろう。
図示される例示において、入力Ａ−Ｆは非臨界速度入力
であり、人力Ｇ−ｌは臨界速度入力であり、かつＥおよ
びＣは相互に排他的であると想定する。
上述の論理設計の従来の方法におけるように、カリフォ
ルニア大学バーフレイ校（ｔｈｅ　　Ｕｎｉｖｅｒｓｉ
ｔｙ　　ｏｆ　　Ｃａ１ｉｆｏｒｎｉａＢｅｒｋｅｌｅ
ｙ）によって公開されたＥＸＰＲＥＳＳＯＶｅｒｓｉｏ
ｎ　　２．２のようなカルノー図または論理最小化コン
ピュータプログラムが第４図の真理値表に図示される入
力の積項を発生するのに用いられる。たとえば、上述の
ＥＸＰＲＥＳＳＯコンピュータプログラムは第５図に図
示される積項を発生するために使用された。第５図の方
程式３は、１組の非臨界速度入力および１組の臨界速度
入力へ分けられる積項を表わす。第７Ａ図は、第５図に
図示される積項の従来の組合わせ論理実現を図示する。
第５図に図示される非臨界速度入力の組は、相互に排他
的でない。たとえば、入力ＡＢＣおよびＡＢＤの組合わ
せは同時に起こることが可能で、その結果、２個のマル
チプレクサ結合器が同時に活性化されることになろう。
それゆえ、この発明に従って積項は、第６図に示される
ように非臨界入力の組を相互に排他的にするように操作
されなければならない。非臨界入力は相互に排他的でな
ければならない、なぜならば、それらはマルチプレクサ
結合器のための制御信号を発生するのに使用されるから
であり、かつ唯一１個のマルチプレフサ結合器が一度に
選択されることができる。相互に排他的な非臨界入力の
組をもたらす積項の操作は当業者には容易に明らかとな
るであろう。簡単な例示は４個の入力ｗｘｙｚを使用し
て以下に示される。
例示　臨界速度入力　ＷＸ 非臨界速度人力　ｙｚ 積項　ｙｗｘ＋ｚｗｘ 非臨界速度人力（ｙ、ｚ）は相互に排他的でない。
積項ＹＷＸはＹｚＷＸ＋ＹｚＷＸへ展開されることがで
きる。
積項ＺＷＸはＹＺＷＸ＋ＹｚＷＸへ展開されることがで
きる。
ｙｚｗｘ＋ｙｚｗｘ＋ｙｚｗｘ十ｙｚｗｘをＹｚｗｘ＋
ｙｚｗｘ＋ｙｚｗへ変形。
非臨界速度入力（ＹＺ、ＹＺ、ＹＺ）は相互に排他的で
ある。
次に第７Ｂ図を参照すると、第６図に図示される積項は
次に論理ゲートで物理的に実現されることができる。非
臨界速度入力は結合器１０の１個を究極的に制御する出
力を有する論理ゲートまたは一連のゲート（ＣＧＩ）に
与えられる。臨界速度入力は結合器１０の１個によって
究極的に制御される出力を有する論理ゲートまたは一連
のゲート（ＣＧ２）に与えられる。第７Ａ図および第７
Ｂ図に図示される論理回路を比較すると、臨界速度入力
は第７Ａ図に図示される論理回路より第７Ｂ図に図示さ
れる論理回路においてより少ない数のゲートを通って進
むことが必要とされるということが容易に理解され得る
。
第７Ａ図および第７Ｂ図に示される論理回路の応答の比
較が第８ｖ！Ｊに与えられる。この発明に従って設計さ
れる論理回路の出力応答における改良は実際に全体の論
理回路の複雑性とともに高まる。
実際に、マルチプレクサ結合器の使用は臨界および非臨
界速度入力のための別個の論理経路の創作を許容する。
このように、全体の回路設計は従来の最小化された組合
わせ論理回路より多くのゲトを必要とするかもしれない
が、臨界速度経路は最適化され、論理回路の動作速度の
増加に帰着する。
この発明によって与えられる別の重要な利点は、論理回
路の最悪のケースの出力応答のシミュレーションもまた
簡単にされるということである。従来の論理回路の場合
、別個のシミュレーションは論理回路の最悪のケースの
応答時間を決定する入力信号のそれぞれの組合わせのた
めに必要とされる。対照に、この発明は臨界速度経路が
容易に規定されるように臨界速度入力が分けられること
を必要とし、臨界速度経路の唯一１個のシミュレーショ
ンが論理回路の最悪のケースの応答時間を決定するよう
に動かされることを必要とする。
上述の説明はこの発明の好ましい例示的な実施例であり
、かつこの発明は示される特定の形式に制限されないと
いうことが理解されるであろう。
たとえば、異なったゲートの形状および出力インターフ
ェイスが容易に使用されてもよく、かつ結合器がオフに
されるとき、ハイの論理レベル出力を発生する論理回路
を有することが望ましいかもしれない。そのような変更
は当業者に容易に明らかになるであろう。付加的な変化
および変更は前掲の特許請求の範囲の精神および範囲の
中で行なわれることができる。
【図面の簡単な説明】
第１ｖ！Ｊは、この発明の第１の実施例に従った論理回
路のブロック図である。 第２図は、この発明の第２の実施例に従った論理回路の
ブロック図である。 第３図は、この発明の第３の実施例に従った論理回路の
ブロック図である。 第４図は、９個の入力および１個の出力から発生された
真理値表を示す図である。 第５図は、第４図の真理値表から発生された積項を図示
する図である。 第６図は、相互に排他的な非臨界積項を発生するために
第５図の表中の積項の操作を図示する図である。 第７Ａ図および第７Ｂ図はそれぞれ従来の組合わせ論理
回路と、第１図のブロック図の形式で図示されるこの発
明の第１の実施例に従った論理回路の例との略図を図示
する。 第８図は、第７Ａ図および第７Ｂ図に図示される論理回
路の出力応答を図示するグラフを示す図である。 図において、９は出力インターフェイス、１０はマルチ
プレクサ結合器、１２はプルアップトランジスタ、１４
はインバータである。

Claims (6)

    【特許請求の範囲】
  1. （１）第１のゲート出力を有する少なくとも１個の第１
    の論理ゲート構造に結合される複数個の相互に排他的な
    非臨界速度入力と、第２のゲート出力を有する少なくと
    も１個の第２の論理ゲート構造に結合される少なくとも
    １個の臨界速度入力と、前記第１のゲート出力に応答し
    て前記第２のゲート出力を前記論理回路の出力インター
    フェイスに選択的に結合する少なくとも１個のマルチプ
    レクサ結合器とを含む、論理回路。
  2. （２）前記論理回路の前記出力インターフェイスが前記
    マルチプレクサ結合器へ結合されるインバータを含み、
    かつ前記論理回路はさらに前記インバータの出力を論理
    ローレベルへ駆動するために前記インバータの入力を論
    理ハイレベルへ引く、前記インバータに結合される少な
    くとも１個のプルアップトランジスタを含む、請求項１
    記載の論理回路。
  3. （３）少なくとも２個のグループの相互に排他的な非臨
    界速度入力を備え、相互に排他的な非臨界速度入力の各
    グループが第１のゲート出力を有する少なくとも１個の
    対応する第１の論理ゲート構造に結合され、第２のゲー
    ト出力を有する少なくとも１個の第２の論理ゲート構造
    へ結合されている相互に排他的な非臨界速度入力の前記
    グループの各々に対応する少なくとも１個の臨界速度入
    力と、前記第１のゲート出力に応答して前記第２のゲー
    ト出力を前記論理回路の出力インターフェイスへ選択的
    に結合する少なくとも１個のマルチプレクサ結合器とを
    さらに備える、論理回路。
  4. （４）前記論理回路の前記出力インターフェイスが前記
    マルチプレクサ結合器に結合されるインバータを含み、
    かつ前記論理回路はさらに前記インバータの出力を論理
    ローレベルに駆動するために前記インバータの入力を論
    理ハイレベルに引く、前記インバータに結合される少な
    くとも１個のプルアップトランジスタを含む、請求項２
    記載の論理回路。
  5. （５）複数個の相互に排他的な非臨界速度入力信号を少
    なくとも１個の第１の論理ゲート構造へ与え、かつそれ
    に応答して１つのゲート出力信号を発生する段階と、少
    なくとも１個の臨界速度入力を少なくとも１個の第２の
    論理ゲート構造に与え、かつそれに応答して、第２のゲ
    ート出力信号を発生する段階と、前記第１のゲート出力
    信号に応答して少なくとも１個のマルチプレクサ結合器
    の動作を制御して前記第２のゲート出力信号を前記論理
    回路の出力インターフェイスへ選択的に通す段階とを含
    む、論理回路を動作する方法。
  6. （６）複数個の相互に排他的な非臨界速度入力信号を少
    なくとも１個の第１の論理ゲート構造に与え、かつそれ
    に応答して第１のゲート出力信号を発生するための第１
    の手段と、少なくとも１個の臨界速度入力を少なくとも
    １個の第２の論理ゲート構造へ与え、かつそれに応答し
    て第２のゲート出力信号を発生するための第２の手段と
    、前記第１の手段によって発生される前記第１のゲート
    出力信号に応答して少なくとも１個のマルチプレクサ結
    合器の動作を制御して前記第２の手段によって発生され
    る前記第２のゲート出力信号を前記論理回路の出力イン
    ターフェイスへ選択的に通すための手段とを含む、論理
    回路。
JP2090079A 1989-04-27 1990-04-03 論理回路およびその動作方法 Expired - Lifetime JP2963936B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US343,623 1989-04-27
US07/343,623 US4940908A (en) 1989-04-27 1989-04-27 Method and apparatus for reducing critical speed path delays

Publications (2)

Publication Number Publication Date
JPH0364124A true JPH0364124A (ja) 1991-03-19
JP2963936B2 JP2963936B2 (ja) 1999-10-18

Family

ID=23346870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2090079A Expired - Lifetime JP2963936B2 (ja) 1989-04-27 1990-04-03 論理回路およびその動作方法

Country Status (8)

Country Link
US (1) US4940908A (ja)
EP (1) EP0395206B1 (ja)
JP (1) JP2963936B2 (ja)
AT (1) ATE127638T1 (ja)
DE (1) DE69022100T2 (ja)
DK (1) DK0395206T3 (ja)
ES (1) ES2078303T3 (ja)
GR (1) GR3017859T3 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144674A (ja) * 1988-11-25 1990-06-04 Fujitsu Ltd 論理回路シミュレーション装置
JPH03260773A (ja) * 1990-03-09 1991-11-20 Fujitsu Ltd Ｌｓｉの組合せ回路自動合成処理方法
US5182473A (en) * 1990-07-31 1993-01-26 Cray Research, Inc. Emitter emitter logic (EEL) and emitter collector dotted logic (ECDL) families
JPH04172011A (ja) * 1990-11-05 1992-06-19 Mitsubishi Electric Corp 半導体集積回路
US5122685A (en) * 1991-03-06 1992-06-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5416367A (en) * 1991-03-06 1995-05-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5250855A (en) * 1992-03-20 1993-10-05 Vlsi Technology, Inc. Fast logic circuits
DE4211162C2 (de) * 1992-03-31 1996-03-21 Manfred Dipl Ing Zeiner Hardware-Emulationssystem
US5519355A (en) * 1992-11-19 1996-05-21 At&T Global Information Solutions Company High speed boundary scan multiplexer
US5592103A (en) * 1993-10-21 1997-01-07 Sun Microsystems, Inc. System for fast switching of time critical input signals
US5574928A (en) * 1993-10-29 1996-11-12 Advanced Micro Devices, Inc. Mixed integer/floating point processor core for a superscalar microprocessor with a plurality of operand buses for transferring operand segments
DE69429061T2 (de) * 1993-10-29 2002-07-18 Advanced Micro Devices Inc Superskalarmikroprozessoren
US5689693A (en) * 1994-04-26 1997-11-18 Advanced Micro Devices, Inc. Range finding circuit for selecting a consecutive sequence of reorder buffer entries using circular carry lookahead
US5764954A (en) * 1995-08-23 1998-06-09 International Business Machines Corporation Method and system for optimizing a critical path in a field programmable gate array configuration
US6097221A (en) 1995-12-11 2000-08-01 Kawasaki Steel Corporation Semiconductor integrated circuit capable of realizing logic functions
JPH0993118A (ja) * 1995-09-22 1997-04-04 Kawasaki Steel Corp パストランジスタ論理回路
US5689198A (en) * 1995-12-18 1997-11-18 International Business Machines Corporation Circuitry and method for gating information
US5936867A (en) * 1996-03-14 1999-08-10 Intel Corporation Method for locating critical speed paths in integrated circuits
US5856746A (en) * 1996-06-17 1999-01-05 Sun Microsystems, Inc. Logic speed-up by selecting true/false combinations with the slowest logic signal
US6148393A (en) * 1997-03-10 2000-11-14 Advanced Micro Devices, Inc. Apparatus for generating a valid mask
US6269468B1 (en) 1999-03-02 2001-07-31 International Business Machines Corporation Split I/O circuit for performance optimization of digital circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263651A (en) * 1979-05-21 1981-04-21 International Business Machines Corporation Method for determining the characteristics of a logic block graph diagram to provide an indication of path delays between the blocks
US4575646A (en) * 1983-06-02 1986-03-11 At&T Bell Laboratories High-speed buffer arrangement with no delay distortion
US4564772A (en) * 1983-06-30 1986-01-14 International Business Machines Corporation Latching circuit speed-up technique
US4700088A (en) * 1983-08-05 1987-10-13 Texas Instruments Incorporated Dummy load controlled multilevel logic single clock logic circuit
US4641048A (en) * 1984-08-24 1987-02-03 Tektronix, Inc. Digital integrated circuit propagation delay time controller
ATE53152T1 (de) * 1984-09-28 1990-06-15 Siemens Ag Schaltung zur logikgenerierung mit multiplexern.
US4737670A (en) * 1984-11-09 1988-04-12 Lsi Logic Corporation Delay control circuit
US4612542A (en) * 1984-12-20 1986-09-16 Honeywell Inc. Apparatus for arbitrating between a plurality of requestor elements
US4698760A (en) * 1985-06-06 1987-10-06 International Business Machines Method of optimizing signal timing delays and power consumption in LSI circuits
US4691124A (en) * 1986-05-16 1987-09-01 Motorola, Inc. Self-compensating, maximum speed integrated circuit
US4833695A (en) * 1987-09-08 1989-05-23 Tektronix, Inc. Apparatus for skew compensating signals
JPH01116690A (ja) * 1987-10-30 1989-05-09 Fujitsu Ltd 論理演算回路

Also Published As

Publication number Publication date
EP0395206A3 (en) 1991-05-29
US4940908A (en) 1990-07-10
ATE127638T1 (de) 1995-09-15
ES2078303T3 (es) 1995-12-16
DK0395206T3 (da) 1995-10-16
DE69022100T2 (de) 1996-02-15
EP0395206B1 (en) 1995-09-06
GR3017859T3 (en) 1996-01-31
EP0395206A2 (en) 1990-10-31
JP2963936B2 (ja) 1999-10-18
DE69022100D1 (de) 1995-10-12

Similar Documents

Publication Publication Date Title
JPH0364124A (ja) 論理回路およびその動作方法
US5386585A (en) Self-timed data pipeline apparatus using asynchronous stages having toggle flip-flops
US5208491A (en) Field programmable gate array
JP2717111B2 (ja) 送信ゲート直列マルチプレクサ
US5136188A (en) Input/output macrocell for programmable logic device
US5402012A (en) Sequentially clocked domino-logic cells
JPH11353152A (ja) プログラマブル機能ブロック
JPH07507194A (ja) 速度および融通性の両方について最適化したハイブリッド構成を備える電気的にプログラム可能なロジックデバイスチップ
US6262593B1 (en) Semi-dynamic and dynamic threshold gates with modified pull-up structures
US4831578A (en) Binary adder
EP0472426B1 (en) CMOS flip-flop circuit
JPH0476133B2 (ja)
JP3016354B2 (ja) マルチプレクサ回路
JPS6010910A (ja) ラツチ回路アレイ
JPH0551209B2 (ja)
US6249163B1 (en) Logic circuits
JPH07202680A (ja) 基本論理セル回路
US3882325A (en) Multi-chip latching circuit for avoiding input-output pin limitations
JPH09200026A (ja) Ｌｓｉ論理回路
US5557581A (en) Logic and memory circuit with reduced input-to-output signal propagation delay
JPH0234018A (ja) フリップフロップ回路
JPH01135224A (ja) ラッチ回路
JPS62217632A (ja) 半導体集積回路
US6263482B1 (en) Programmable logic device having macrocells with selectable product-term inversion
JPH02117205A (ja) スキヤンラツチ回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11