JPH0355846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0355846A JPH0355846A JP19188789A JP19188789A JPH0355846A JP H0355846 A JPH0355846 A JP H0355846A JP 19188789 A JP19188789 A JP 19188789A JP 19188789 A JP19188789 A JP 19188789A JP H0355846 A JPH0355846 A JP H0355846A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- silicon layer
- titanium
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 13
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 15
- 239000010936 titanium Substances 0.000 abstract description 15
- 229910052719 titanium Inorganic materials 0.000 abstract description 15
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 13
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特にその素子
を配線するための配線層の形成方法に関するものである
。
を配線するための配線層の形成方法に関するものである
。
半導体デバイスの高速動作を達戒するために、素子の配
線抵抗を低減することが望まれており、その手段として
配線のシリコンにチタンやタングステン等の金属のシリ
コン化合物を形成する方法がとられている．第２図に従
来から採用されているシリコン化合物による配線の形成
方法を示す．まず、第２図＋８）で示すように、シリコ
ン基板１に形成された素子上に眉間絶縁膜としてシリコ
ン酸化膜２をＣＶＤ法により堆積させ、これにコンタク
トホール３を形成する，そして第２図（ｂ）で示すよう
にシリコン層４を形成し、配線としてパターニングした
後、チタン層５を形成する．次にこれを熱処理すること
により、第２図（０）に示すようにチタンシリサイド層
７を形成する．このあと、チタン層５の残存部５′を除
去することによりチタンシリサイドの配線層を形成する
． 〔発明が解決しようとする課題〕 ところで、前記従来の半導体装置の製造方法においては
、配線の低抵抗化を図るために第２図（′ｂ）のシリコ
ン層４全体をチタンシリサイド化すると、第２図（Ｃ）
で示したＡ領域にポイドの発生や高抵抗層が形成され、
結果として配線の断線や低抵抗化が妨げられるという不
都合が生じていた．このようなクランクや高抵抗層の発
生は、チタンシリサイド形成時にコンタクトホール部以
外のシリコンが全て消費された後においてもチタン層が
残存しており、さらなるチタンシリサイド化にコンタク
トホール部のシリコンが消費されるためと考えられてい
る。
線抵抗を低減することが望まれており、その手段として
配線のシリコンにチタンやタングステン等の金属のシリ
コン化合物を形成する方法がとられている．第２図に従
来から採用されているシリコン化合物による配線の形成
方法を示す．まず、第２図＋８）で示すように、シリコ
ン基板１に形成された素子上に眉間絶縁膜としてシリコ
ン酸化膜２をＣＶＤ法により堆積させ、これにコンタク
トホール３を形成する，そして第２図（ｂ）で示すよう
にシリコン層４を形成し、配線としてパターニングした
後、チタン層５を形成する．次にこれを熱処理すること
により、第２図（０）に示すようにチタンシリサイド層
７を形成する．このあと、チタン層５の残存部５′を除
去することによりチタンシリサイドの配線層を形成する
． 〔発明が解決しようとする課題〕 ところで、前記従来の半導体装置の製造方法においては
、配線の低抵抗化を図るために第２図（′ｂ）のシリコ
ン層４全体をチタンシリサイド化すると、第２図（Ｃ）
で示したＡ領域にポイドの発生や高抵抗層が形成され、
結果として配線の断線や低抵抗化が妨げられるという不
都合が生じていた．このようなクランクや高抵抗層の発
生は、チタンシリサイド形成時にコンタクトホール部以
外のシリコンが全て消費された後においてもチタン層が
残存しており、さらなるチタンシリサイド化にコンタク
トホール部のシリコンが消費されるためと考えられてい
る。
本発明はこのような問題点を解消するためになされたも
ので、クランクや高抵抗層の発生しないシリコン化合物
配線が可能な半導体装置の製造方法を提供することを目
的としている． 〔課題を解決するための手段〕 本発明に係る半導体装置の製造方法は、半導体デバイス
表面上に絶縁膜が形成されたシリコン基板を用意したう
えで、前記絶縁膜にコンタクトホールを形成後、コンタ
クトホール形成領域に第１のシリコン層と金属層と第２
のシリコン層とを順次形成し、熱処理により前記第１．
第２のシリコン層と前記金属層とを反応させてシリコン
化合物を形成し、その後、前記第２のシリコン層の残存
部を除去して配線層としたものである。
ので、クランクや高抵抗層の発生しないシリコン化合物
配線が可能な半導体装置の製造方法を提供することを目
的としている． 〔課題を解決するための手段〕 本発明に係る半導体装置の製造方法は、半導体デバイス
表面上に絶縁膜が形成されたシリコン基板を用意したう
えで、前記絶縁膜にコンタクトホールを形成後、コンタ
クトホール形成領域に第１のシリコン層と金属層と第２
のシリコン層とを順次形成し、熱処理により前記第１．
第２のシリコン層と前記金属層とを反応させてシリコン
化合物を形成し、その後、前記第２のシリコン層の残存
部を除去して配線層としたものである。
本発明の上記製造方法によれば、シリコン化合物を形成
するのに必要なシリコンは前述の第２のシリコン層に存
在するため、前述の第１のシリコン層のうちコンタクト
ホール部以外のシリコンが消費されても、コンタクトホ
ール部のシリコンが急激に消費されることはなくなり、
その結果、ポイドの発生や高抵抗層の形成を防ぐことが
可能となる。
するのに必要なシリコンは前述の第２のシリコン層に存
在するため、前述の第１のシリコン層のうちコンタクト
ホール部以外のシリコンが消費されても、コンタクトホ
ール部のシリコンが急激に消費されることはなくなり、
その結果、ポイドの発生や高抵抗層の形成を防ぐことが
可能となる。
上述したように、従来のクランクや高抵抗層の発生の原
因は、チタンシリサイド形成時にコンタクトホール部以
外のシリコンが全て消費された後においてもチタン層が
残存しており、さらなるチタンシリサイド化にコンタク
トホール部のシリコンが消費されるためと考えらでいる
。この発明はシリサイド化のためのシリコンの供給源を
他の場所に設ければ、ボイドや高抵抗層の発生を防ぐこ
とが可能になるという知見に基づいてなされたものであ
り、以下、本発明の一実施例による半導体装置の製造方
法を第１図に示す工程断面図に基づいて説明する。
因は、チタンシリサイド形成時にコンタクトホール部以
外のシリコンが全て消費された後においてもチタン層が
残存しており、さらなるチタンシリサイド化にコンタク
トホール部のシリコンが消費されるためと考えらでいる
。この発明はシリサイド化のためのシリコンの供給源を
他の場所に設ければ、ボイドや高抵抗層の発生を防ぐこ
とが可能になるという知見に基づいてなされたものであ
り、以下、本発明の一実施例による半導体装置の製造方
法を第１図に示す工程断面図に基づいて説明する。
なお、第１図中第２図と同一もしくは相当部分には同一
符号を付している。
符号を付している。
まず、第１図（ａ）で示すように、単結晶シリコン等の
シリコン基板１に形成した素子上に眉間絶縁膜としてシ
リコン酸化膜２を堆積させ、これにコンタクトホール３
を形成する。なお、この第１図（ａ）の工程は従来例の
第２図（ａ）の工程と同一である．次に第１図（ｂ）に
示すように、基板全面にポリシリコンあるいはアモルフ
ァスシリコン等からなる第１のシリコン層４を形成し、
その後、その上にチタン層５を形成し、さらにその上に
第１のシリコン層と同様、ポリシリコンあるいはアモル
ファスシリコン等からなる第２のシリコン層を形成する
。
シリコン基板１に形成した素子上に眉間絶縁膜としてシ
リコン酸化膜２を堆積させ、これにコンタクトホール３
を形成する。なお、この第１図（ａ）の工程は従来例の
第２図（ａ）の工程と同一である．次に第１図（ｂ）に
示すように、基板全面にポリシリコンあるいはアモルフ
ァスシリコン等からなる第１のシリコン層４を形成し、
その後、その上にチタン層５を形成し、さらにその上に
第１のシリコン層と同様、ポリシリコンあるいはアモル
ファスシリコン等からなる第２のシリコン層を形成する
。
引き続いて、第１図（Ｃ）で示すように熱処理すること
により、第１のシリコン層４．第２のシリコン層６とチ
タン層５とを反応させ、チタンシリサイド層７を形成す
る． その後、第２のシリコン層６のうち、シリサイド化され
ていない未反応の残存部６′を除去した後、第１図（ｄ
）に示すようにチタンシリサイドＮ７をバターニングし
て配線層を形成する。
により、第１のシリコン層４．第２のシリコン層６とチ
タン層５とを反応させ、チタンシリサイド層７を形成す
る． その後、第２のシリコン層６のうち、シリサイド化され
ていない未反応の残存部６′を除去した後、第１図（ｄ
）に示すようにチタンシリサイドＮ７をバターニングし
て配線層を形成する。
このような本実施例では、チタンシリサイド形成時にコ
ンタクトホール部以外のシリコンが全て消費された後に
チタン層が残存するような場合においても、シリコン化
合物を形成するのに必要なシリコンは第２のシリコン層
に存在するため、コンタクトホール部のシリコンが急激
に消費されることがなくなり、その結果、ボイドの発生
や高抵抗層の形成を防止することが可能となる．なお、
上記実施例ではチタンシリサイド層７を形成した後にパ
ターニングを行なうようにしたが、これはチタンシリサ
ンド層７形成前にパターニングするようにしてもよい． また、上記実施例では金属層５にチタンを使用する例を
示したが、これは第１及び第２のシリコン層４．６と化
合物をつくることができる高融点金属であればなんでも
よく、例えば、タングステン，モリブデン等を使用する
ようにしてもよい．〔発明の効果〕 以上説明したように、この発明に係る半導体装置の製造
方法によればー．シリサイド形成に用いられるシリコン
の供給源としてチタン層の上層に第２のシリコン層を形
成するようにしたので、チタン層の下層の第１のシリコ
ン層のうちコンタクトホール以外のシリコンが全てシリ
サイドとなっても第２のシリコン層が存在するため、コ
ンタクトホール部のシリコンが急激にシリサ・イド化す
ることがなくなり、これにより、従来方法で問題となっ
ていたコンタクトホール部でのボイドの発生や高抵抗層
の形成を防止でき、低抵抗の配線形成が可能になるとい
う効果が得られる。
ンタクトホール部以外のシリコンが全て消費された後に
チタン層が残存するような場合においても、シリコン化
合物を形成するのに必要なシリコンは第２のシリコン層
に存在するため、コンタクトホール部のシリコンが急激
に消費されることがなくなり、その結果、ボイドの発生
や高抵抗層の形成を防止することが可能となる．なお、
上記実施例ではチタンシリサイド層７を形成した後にパ
ターニングを行なうようにしたが、これはチタンシリサ
ンド層７形成前にパターニングするようにしてもよい． また、上記実施例では金属層５にチタンを使用する例を
示したが、これは第１及び第２のシリコン層４．６と化
合物をつくることができる高融点金属であればなんでも
よく、例えば、タングステン，モリブデン等を使用する
ようにしてもよい．〔発明の効果〕 以上説明したように、この発明に係る半導体装置の製造
方法によればー．シリサイド形成に用いられるシリコン
の供給源としてチタン層の上層に第２のシリコン層を形
成するようにしたので、チタン層の下層の第１のシリコ
ン層のうちコンタクトホール以外のシリコンが全てシリ
サイドとなっても第２のシリコン層が存在するため、コ
ンタクトホール部のシリコンが急激にシリサ・イド化す
ることがなくなり、これにより、従来方法で問題となっ
ていたコンタクトホール部でのボイドの発生や高抵抗層
の形成を防止でき、低抵抗の配線形成が可能になるとい
う効果が得られる。
第１図（ａ）〜（ｄ）は本発明の一実施例による半導体
装置の製造方法を示す工程断面図、第２図（ａｌ〜（ｄ
）は従来の製造方法を示す工程断面図である。 図において、１はシリコン基板、２はシリコン酸化膜、
３はコンタクトホール、４は第１のシリコン層、５はチ
タン層、５′はチタン層の残存部、６は第２のシリコン
層、６′は第２のシリコン層の残存部、７はチタンシリ
サイドである．なお図中同一・符号は同一又は相当部分
を示す。
装置の製造方法を示す工程断面図、第２図（ａｌ〜（ｄ
）は従来の製造方法を示す工程断面図である。 図において、１はシリコン基板、２はシリコン酸化膜、
３はコンタクトホール、４は第１のシリコン層、５はチ
タン層、５′はチタン層の残存部、６は第２のシリコン
層、６′は第２のシリコン層の残存部、７はチタンシリ
サイドである．なお図中同一・符号は同一又は相当部分
を示す。
Claims (1)
- （１）シリコン基板上に形成した半導体デバイス表面上
に絶縁膜を設け、該絶縁膜にコンタクトホールを形成す
る工程と、 少なくとも上記コンタクトホール形成領域に第１のシリ
コン層、金属層、および第２のシリコン層を順次形成す
る工程と、 熱処理により上記第１、第２のシリコン層と上記金属層
とを反応させ、シリコン化合物を形成する工程と、 未反応の上記第２のシリコン層を除去する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19188789A JPH0355846A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19188789A JPH0355846A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0355846A true JPH0355846A (ja) | 1991-03-11 |
Family
ID=16282110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19188789A Pending JPH0355846A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0355846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10359830B2 (en) | 2010-12-16 | 2019-07-23 | Lg Display Co., Ltd | Optical touch input device and driving method thereof |
-
1989
- 1989-07-25 JP JP19188789A patent/JPH0355846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10359830B2 (en) | 2010-12-16 | 2019-07-23 | Lg Display Co., Ltd | Optical touch input device and driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838051A (en) | Tungsten policide contacts for semiconductor devices | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JP3420104B2 (ja) | 抵抗素子の製造方法 | |
| JP2636786B2 (ja) | 半導体装置の製造方法 | |
| JPH0355846A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JP2602848B2 (ja) | 半導体装置の製造方法 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| TW473835B (en) | Method for forming polycide gate electrode of metal oxide semiconductor field effect transistor | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JPS62262443A (ja) | 半導体装置およびその製造方法 | |
| JPH11135789A (ja) | 半導体装置およびその製造方法 | |
| JP2005129562A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2705092B2 (ja) | 半導体装置の製造方法 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH0235773A (ja) | 半導体装置 | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPH03187226A (ja) | 半導体装置の製造方法 | |
| JPS61256718A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62200747A (ja) | 半導体装置の製造方法 |