JPH0352072B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計算機あるいは図形処理装置等に使用
されるCRT表示装置に関し、特にその中でも自
動的にウインドウ間の優先制御が行われる高速の
マルチウインドウ表示制御装置に関する。

〔従来の技術〕

従来のビデオRAMを用いた表示制御装置の多
くは、画面上にデータが有効化されるウインドウ
と呼ばれる任意の大きさの矩形領域を定義し、こ
のようなウインドウを複数個用いて画面編集を行
うマルチウインドウ表示方式をとつている。

第２図はマルチウインドウ表示方式の概念図で
あり、１は表示画面領域、２，３，４はそれぞれ
ウインドウを表している。ウインドウ２，３，４
には文字、図形等の別個のデータが含まれ、画面
領域１上において合成されて表示される。各ウイ
ンドウ間には重複が許され、重複部分には任意の
論理関係をもたせることが可能であるが、一般に
は、各ウインドウに優先順位を設定し、重複した
場合高い優先順位のウインドウが有効化されるよ
うになつている。

このようなマルチウインドウ表示方式の従来の
表示制御装置では、第３図に示すように、各ウイ
ンドウ２，３，４を、１つの大きなメモリ空間５
内で表示画面の領域外に作成し、これらを表示画
面領域１へそれぞれ別個に転送するか、あるいは
各ウインドウの境界を意識してアドレスを切り替
えて１回で転送する方法をとつている。

〔発明が解決しようとする問題点〕

上記した従来装置においてとられているところ
の、各ウインドウを別個に表示画面領域へ転送す
る方法は、重複部分の処理のためにデータ転送量
が多くなり、他方、アドレスを切り替えて各ウイ
ンドウを１回で転送する方法は、各ウインドウ境
界アドレスとの比較演算が多いため、いずれも時
間がかかり、またソフトウエア処理が煩雑なもの
となつていた。

〔問題点を解決するための手段〕

本発明は、マルチウインドウ表示方式の表示制
御機構をハードウエア回路で実現することにより
高速化を図るものであつて、各ウインドウの優先
順位情報をパイプライン形式で逐次比較し、画面
アドレスごとに最高優先順位のデータのみが選択
されて最終的に出力されるようにする。そのため
の具体的な手段として本発明は、同一構造の単位
装置を複数段縦続した構造を有し、該単位装置
は、表示メモリと、該表示メモリ上に任意の大き
さのウインドウを設定してデータを切り出す手段
と、当該単位装置の優先順位を表す優先番号を保
持する手段と、前段の単位装置から出力された優
先番号、データおよび走査アドレスを入力する手
段と、該入力された優先番号と当該単位装置の優
先番号とを比較する手段と、該比較の結果前者が
大きい場合には該入力された優先番号およびデー
タをそのまま出力しそして後者が大きい場合には
当該単位装置の優先番号および表示メモリから切
り出したデータを出力する手段と、入力された走
査アドレスを上記表示メモリからデータを切り出
す手段へ供給するとともに該走査アドレスを出力
する手段とを有していることを特徴としている。

〔作用〕

本発明の手段により、ウインドウ間の重複部分
では最も優先順位の高いウインドウのデータのみ
が選択出力され、領域間のテータ転送やアドレス
比較も必要がない。

〔実施例〕

以下に、本発明の詳細を実施例にしたがつて説
明する。第１図は本発明によるマルチウインドウ
表示制御装置の１実施例の全体構成図である。図
中、７は走査アドレス発生回路、８乃至１０はウ
インドウ単位制御回路、１１は映像制御回路、１
２はCRT、１３，１３′，１３″は優先番号線、
１４，１４′，１４″はデータ線、１５，１５′，
１５″は走査アドレス線、１６は優先番号レジス
タ、１７は比較回路、１８および１９は選択回
路、２０はウインドウ切り出し回路、２１はビツ
トマツプ形式のビデオRAMを示す。

走査アドレス発生回路７は、CRT１２の表示
画面をドツト単位で走査するためのアドレスを発
生し、たとえば2048×2048ドツトサイズの画面で
あれば、Ｘ、Ｙの各座標アドレスとしてそれぞれ
11ビツト幅のアドレスが連続的に発生される。

ウインドウ単位制御回路８乃至１０は、装置に
許容されている最大ウインドウ数、たとえば８個
だけ設けられ、それぞれウインドウが定義される
ごとに一対一で対応づけられる。各ウインドウ単
位制御回路は、相互に優先番号線１３、データ線
１４、走査アドレス線１５によつて縦続接続され
ている。しかし初段のウインドウ単位制御回路８
の入力部における優先番号線１３′には最下位の
優先番号たとえば“０”が定数として与えられ、
またデータ線１４′には無データを表す値が定数
として与えられ、そして走査アドレス線１５′は
走査アドレス発生回路７の出力に接続される。他
方、終段のウインドウ単位制御回路１０の出力部
において、優先番号線１３″は無接続となり、デ
ータ線１４″および走査アドレス線１５″は映像制
御回路１１の入力部に接続される。

ウインドウ単位制御回路９内に参照番号１６乃
至２１で示されている各要素は代表例として図示
したものであり、他の全てのウインドウ単位制御
回路内におけるものと同じである。

優先番号レジスタ１６には、そのウインドウ単
位制御回路９が対応づけられているところのウイ
ンドウの優先番号が、ウインドウの定義時に設定
されている。ウインドウの優先番号は、利用者が
コマンドを用いて簡単に設定あるいは変更するこ
とが可能にされている。

比較回路１７は、ウインドウ切り出し回路２０
の制御により、現走査アドレスが自ウインドウの
領域内にある場合、優先番号レジスタ１６に設定
されている優先番号と前段から優先番号線１３を
経て入力された優先番号とを比較し、その結果に
したがつて選択回路１８，１９を同時に制御す
る。すなわち、前段から入力された優先番号が優
先番号レジスタ１６内の優先番号よりも大きけれ
ば、入力された優先番号とデータをそれぞれ選択
回路１８および１９で選択して後段へ出力する。
しかし、比較結果が上記の場合と逆であれば自段
の優先番号とデータ、すなわち優先番号レジスタ
１６内の優先番号とビデオRAM２１からウイン
ドウ切り出し回路２０によつて切り出されたデー
タとを選択して後段へ出力する。なお、現走査ア
ドレスが自ウインドウ領域の外にある場合には、
前段から入力された優先番号およびデータをその
まま後段へ転送する。

第４図は、ウインドウ単位制御回路を４段構成
にした場合の優先制御の１例を示したもので、図
中２２乃至２５はウインドウ単位制御回路、Ａ，
Ｂ，Ｃ，Ｄはウインドウ単位制御回路２２乃至２
５の各々に対応づけられたウインドウ名、２６は
初段に定数として与えられる優先番号“０”、２
７乃至３０はそれぞれウインドウＡ，Ｂ，Ｃ，Ｄ
に設定された優先番号“１”、“２”、“３”、“４”
を示す。

図示の例は、ウインドウＡ，Ｂ，Ｃ，Ｄの全て
に共通な重複領域があつて、走査アドレスが現在
その重複領域内にある場合を示している。その場
合には、最高優先順位“４”をもつウインドウＤ
が、最終選択結果として出力される。勿論他の領
域ではその領域における各ウインドウの位置関係
に従つて、重複が存在するウインドウ間で最も優
先順位の高いウインドウが選択される。

再び第１図に戻ると、ウインドウ切り出し回路
２０は、ウインドウ定義にもとづく自ウインドウ
の境界を表すアドレスを保持しており、現走査ア
ドレスが自ウインドウの領域内にあるか否かを判
定し、領域内にあるとき、その走査アドレスを用
いてビデオRAM２１からデータを読み出すとと
もに、比較回路１７の機能を有効化する。

第５図はウインドウ単位制御回路の細部構成を
示したものである。図中の参照番号１３乃至２１
は第１図中のものをそのまま援用してあり、また
３１乃至３３はラツチ回路、３４はANDゲート、
３５は領域判定信号線、３６は読み出しデータ線
を示す。

ラツチ回路３１，３２，３３は、制御回路内の
比較、判定、メモリ読み出し等の動作時間を考慮
して一定の遅延を与えるために使用される。

ウインドウ切り出し回路２０が出力する領域判
定信号は、現走査アドレスが自ウインドウ領域内
にあるか否かを判定し、領域内のとき“１”、領
域外のときに“０”を出力する。

ANDゲート３４は、領域判定信号が“１”の
とき、すなわち現走査アドレスが自ウインドウ内
にあるときだけゲートを開き、比較回路１７の出
力を有効化する。したがつて、比較回路１７は、
優先番号レジスタ１６にある自ウインドウの優先
番号がラツチ回路３１にある入力優先番号よりも
大きいとき、ANDゲート３４を経て選択回路１
８および１９を制御し、左側にパスを設定して、
優先番号レジスタ１６内の優先番号を優先番号線
１３へ出力し、そしてウインドウ切り出し回路２
０から出力された自ビデオRAM２１からの読み
出しデータをデータ線１４へ出力させる。

また、現走査アドレスが自ウインドウ領域外に
ある場合には、前述したようにラツチ回路３１お
よび３２の内容が選択されて、それぞれ優先番号
線１３およびデータ線１４へ出力される。

なお、本実施例では、ビツトマツプ形式のビデ
オRAMを使用し、走査アドレスもドツトアドレ
スにしたがつて発生されたが、ビデオRAMの代
わりにキヤラクタあるいはワード形式のメモリを
使用し、走査アドレスもそれにしたがつてキヤラ
クタアドレスあるいはワードアドレスとしても、
本発明は同様に適用することが可能である。

〔発明の効果〕

以上のように本発明によればウインドウ単位制
御回路が規格化できるため、ウインドウの個数の
増減に容易に対処することができ、高速でのマル
チウインドウ表示制御装置が実現できる。

【図面の簡単な説明】

第１図は本発明の１実施例の構成図、第２図は
マルチウインドウ表示方式の概念図、第３図は従
来のマルチウインドウ表示方式のウインドウ転送
制御方法の説明図、第４図は本発明によるマルチ
ウインドウの優先制御の説明図、第５図は第１図
の実施例におけるウインドウ単位制御回路の細部
構成図である。 図中、７は走査アドレス発生回路、８乃至１０
はウインドウ単位制御回路、１６は優先番号レジ
スタ、１７は比較回路、１８および１９は選択回
路、２０はウインドウ切り出し回路、２１はビデ
オRAMを表す。

Claims (1)

【特許請求の範囲】
1. １ 同一構造の単位装置を複数段縦続した構造を
   有し、該単位装置は、表示メモリと、該表示メモ
   リ上に任意の大きさのウインドウを設定してデー
   タを切り出す手段と、当該単位装置の優先順位を
   表す優先番号を保持する手段と、前段の単位装置
   から出力された優先番号、データおよび走査アド
   レスを入力する手段と、該入力された優先番号と
   当該単位装置の優先番号とを比較する手段と、該
   比較の結果前者が大きい場合には該入力された優
   先番号およびデータをそのまま出力しそして後者
   が大きい場合には当該単位装置の優先番号および
   表示メモリから切り出したデータを出力する手段
   と、入力された走査アドレスを上記表示メモリか
   らデータを切り出す手段へ供給するとともに該走
   査アドレスを出力する手段とを有していることを
   特徴とするマルチウインドウ表示制御装置。