JPS63145522A - Ｃｒｔのマルチ・ウインドウ制御装置 - Google Patents
Ｃｒｔのマルチ・ウインドウ制御装置Info
- Publication number
- JPS63145522A JPS63145522A JP61292242A JP29224286A JPS63145522A JP S63145522 A JPS63145522 A JP S63145522A JP 61292242 A JP61292242 A JP 61292242A JP 29224286 A JP29224286 A JP 29224286A JP S63145522 A JPS63145522 A JP S63145522A
- Authority
- JP
- Japan
- Prior art keywords
- window
- buffer memory
- transferred
- crt
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 34
- 230000004044 response Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ＣＲＴ表示装置においてウィンドウ表示動作
を制御するＣＲＴのマルチ・ウィンドウ制御装置に関し
、特に画面の表示速度の向上に関するものである。
を制御するＣＲＴのマルチ・ウィンドウ制御装置に関し
、特に画面の表示速度の向上に関するものである。
〈従来の技術〉
ＣＲＴ表示において、マルチ・ウィンドウ表示を行なう
場合がしばしば発生する。一般的なマルチ・ウィンドウ
表示装置の例を第３図のブロック図に表わす。
場合がしばしば発生する。一般的なマルチ・ウィンドウ
表示装置の例を第３図のブロック図に表わす。
この図において、ポスト側ＣＰＵ１は、表示寸べき複数
のウィンドウ・データを表示系側の複数のウィンドウ・
バッファ・メモリ２＋ 、２２ 、・・・。
のウィンドウ・データを表示系側の複数のウィンドウ・
バッファ・メモリ２＋ 、２２ 、・・・。
２１に転送し、次にマルチ・ウィンドウ表示要求を送信
する。この要求を受けて、描画コントローラ３はウィン
ドウ・バッファ・メモリ２＋ ＋ ２２ ＋・・・、２
ｍからウィンドウ表示データをフレーム・バッファ・メ
モリ４へ転送し、ディジタル・アナログ変換器ＤＡＣ５
を介してＣＲＴ表示装置６にてマルチ・ウィンドウ表示
動作を実行する。
する。この要求を受けて、描画コントローラ３はウィン
ドウ・バッファ・メモリ２＋ ＋ ２２ ＋・・・、２
ｍからウィンドウ表示データをフレーム・バッファ・メ
モリ４へ転送し、ディジタル・アナログ変換器ＤＡＣ５
を介してＣＲＴ表示装置６にてマルチ・ウィンドウ表示
動作を実行する。
この時、ウィンドウ表示されるデータの転送経路は、ホ
スト側ＣＰＵ１から描画コントローラ３を介してウィン
ドウ・バッファ・メモリ２１．・・・。
スト側ＣＰＵ１から描画コントローラ３を介してウィン
ドウ・バッファ・メモリ２１．・・・。
２ＴＬへ（矢印Ａ）、そしてウィンドウ・バッファ・メ
Ｌす２７．・・・＋２ｎからフレーム・バッファ・メモ
リ４（矢印Ｂ）へ、となる。
Ｌす２７．・・・＋２ｎからフレーム・バッファ・メモ
リ４（矢印Ｂ）へ、となる。
このため、例えば第４図に示すような、ウィンドウ・バ
ッファ・メモリ２＋ 、２ｍに転送されるウィンドウ・
データの持つ領域と、要求されるウィンドウ表示領域が
同じ場合であってもこのウィンドウ表示されるデータは
経路Ａ１経路８を通過づるため、ウィンドウ・データは
１度ウィンドウ・バッフ？・メモリ２１及び２ｎに書き
込まれ、次にこの同一なウィンド・データを読み出して
フレーム・バッファ・メモリ４に書き込むという二重の
操作が必要であった。
ッファ・メモリ２＋ 、２ｍに転送されるウィンドウ・
データの持つ領域と、要求されるウィンドウ表示領域が
同じ場合であってもこのウィンドウ表示されるデータは
経路Ａ１経路８を通過づるため、ウィンドウ・データは
１度ウィンドウ・バッフ？・メモリ２１及び２ｎに書き
込まれ、次にこの同一なウィンド・データを読み出して
フレーム・バッファ・メモリ４に書き込むという二重の
操作が必要であった。
〈発明が解決しようとする問題点〉
本発明が解決しようとする問題は、ホスト側ＣＰＵから
転送されるウィンドウ・データに対して無駄な操作を省
略しようとすることであり、高速な画面表示が可能なＣ
ＲＴのマルチ・ウィンドウｆ、ＩＩ御装置を得ることを
目的とする。
転送されるウィンドウ・データに対して無駄な操作を省
略しようとすることであり、高速な画面表示が可能なＣ
ＲＴのマルチ・ウィンドウｆ、ＩＩ御装置を得ることを
目的とする。
〈発明が解決しようとする問題点〉
上記した問題を解決した本発明は、ホスト側ＣＰＵより
転送されるＦｉ数のウィンドウ・データを格納する複数
のウィンドウ・バッファ・メモリと、ＣＲＴ画面へのウ
ィンドウ表示データを保ｉ′ｒするフレーム・バッファ
・メ［りと、前記複数のウィンドウ・バッファ・メモリ
と前記フレーム・バッファ・メモリの内容に従ってＣＲ
Ｔ表示を制御１１づ−る描画コントローラとを有するＣ
ＲＴのマルブー・ウィンドウ制ｗＪ装置において、前記
描画コントローラに、前記ポスト側ＣＰＵから転送され
るウィンド１り・データがＣＲＴ表示画面上のウィンド
１り表示領域と１対１に対応するモードかどうか識別づ
る識別手段を設け、１対１に対応するモードの場合は前
記ホスト側ＣＰＵから転送されるウィンドウ・データを
前記ウィンドウ・バッファ・メモリと前記フレーム・バ
ッファ・メモリへ同時に転送することを特徴とするＣＲ
Ｔのマルチ・ウィンドウ制御装置である。
転送されるＦｉ数のウィンドウ・データを格納する複数
のウィンドウ・バッファ・メモリと、ＣＲＴ画面へのウ
ィンドウ表示データを保ｉ′ｒするフレーム・バッファ
・メ［りと、前記複数のウィンドウ・バッファ・メモリ
と前記フレーム・バッファ・メモリの内容に従ってＣＲ
Ｔ表示を制御１１づ−る描画コントローラとを有するＣ
ＲＴのマルブー・ウィンドウ制ｗＪ装置において、前記
描画コントローラに、前記ポスト側ＣＰＵから転送され
るウィンド１り・データがＣＲＴ表示画面上のウィンド
１り表示領域と１対１に対応するモードかどうか識別づ
る識別手段を設け、１対１に対応するモードの場合は前
記ホスト側ＣＰＵから転送されるウィンドウ・データを
前記ウィンドウ・バッファ・メモリと前記フレーム・バ
ッファ・メモリへ同時に転送することを特徴とするＣＲ
Ｔのマルチ・ウィンドウ制御装置である。
く作用〉
本発明のＣＲＴのマルチ・ウィンドウ制９１１装置は、
ホスト側ＣＰＵから転送されたウィンドウ・データが表
示画面上のウィンドウ表示領域と１対１に対応するモー
ドであれば、ウィンドウ・バッフ？・メモリとフレーム
・バッファ・メＬりに同時に転送し、１対１に対応しな
いｔ−ドであれば通常の処理を行なう。
ホスト側ＣＰＵから転送されたウィンドウ・データが表
示画面上のウィンドウ表示領域と１対１に対応するモー
ドであれば、ウィンドウ・バッフ？・メモリとフレーム
・バッファ・メＬりに同時に転送し、１対１に対応しな
いｔ−ドであれば通常の処理を行なう。
パ実施例〉
第１図に本発明を実施したＣＲＴのマルチ・ウィンドウ
制御装置の構成ブロック図を示す。
制御装置の構成ブロック図を示す。
この図において、ｇｉｉ３図に承した従来の装置と同じ
符号のものは同じ機能をイｉするものである。
符号のものは同じ機能をイｉするものである。
本発明装置の特徴は、描画コントローラ３に、ホスト１
ｌｌＩＩＣＰＵ１か一３転送されるウィンドウ・データ
がウィンド・り表示領域と１対１に対応するモードかど
うかを識別する識別手段３．を設（〕たことにある。
ｌｌＩＩＣＰＵ１か一３転送されるウィンドウ・データ
がウィンド・り表示領域と１対１に対応するモードかど
うかを識別する識別手段３．を設（〕たことにある。
即ち、識別手段３１は、ホスト側ＣＰｔＪ１から転送さ
れるウィンドウ・データのモードによって処理方式を描
画コントローラ３に指定づる。ここで、ホス１−側ｃｐ
ｕｉから転送されるウィンドウ・データとウィンドウ表
示領域が１対１に対応する場合はモードＯとし、対応し
ない場合はモード１とする。このモード（直は、ホスト
側ＣＰＵ１からウィンドウ・データとともにモード・コ
マンドとして転送される。
れるウィンドウ・データのモードによって処理方式を描
画コントローラ３に指定づる。ここで、ホス１−側ｃｐ
ｕｉから転送されるウィンドウ・データとウィンドウ表
示領域が１対１に対応する場合はモードＯとし、対応し
ない場合はモード１とする。このモード（直は、ホスト
側ＣＰＵ１からウィンドウ・データとともにモード・コ
マンドとして転送される。
モード値によって実行される動作を第２図のフローヂＶ
−トに表わす。
−トに表わす。
ウィンドウ・データに付加される七−ド１直が１の場合
は１通常の処理１１らウィンドウ・データをウィンドウ
・バッファ・メモリに転送し、マルチ・ウィンドウ表示
要求により、ウィンドウ表示データをフレーム・バッフ
ァ・メモリ４に書き込む。
は１通常の処理１１らウィンドウ・データをウィンドウ
・バッファ・メモリに転送し、マルチ・ウィンドウ表示
要求により、ウィンドウ表示データをフレーム・バッフ
ァ・メモリ４に書き込む。
モード値が０の場合は、ホスト側ＣＰＵ １から転送さ
れるウィンドウ・データを直接ウィンドウ・バッフ？・
メモリとフレーム・バッファ・メモリ４に同時に転送す
る。そして、フレーム・バッファ・メモリ４に店き込ま
れたウィンドウ表示データに従ってマルチ・ウィンドウ
表示を行なう。
れるウィンドウ・データを直接ウィンドウ・バッフ？・
メモリとフレーム・バッファ・メモリ４に同時に転送す
る。そして、フレーム・バッファ・メモリ４に店き込ま
れたウィンドウ表示データに従ってマルチ・ウィンドウ
表示を行なう。
以上のような、モード・コマンドの識別手段３＋、及び
モード・コマンドにより指定されたウィンドウ・データ
の処理方式は、描画コントローラ３に予め設定したソフ
トウェア的な工程によって実現できるものである。
モード・コマンドにより指定されたウィンドウ・データ
の処理方式は、描画コントローラ３に予め設定したソフ
トウェア的な工程によって実現できるものである。
このように、第４図に表わすような、ホスト側ＣＰＵ１
から転送されるウィンドウ・データがウィンドウ表示領
域と１対１に対応する際は、転送されたモード値を判断
して以降の操作を決定する。
から転送されるウィンドウ・データがウィンドウ表示領
域と１対１に対応する際は、転送されたモード値を判断
して以降の操作を決定する。
〈発明の効宋〉
本発明のＣＲＴのマルチ・ウィンドウ制御装置は、ホス
ト側ＣＰＵから転送されたウィンドウ・データが表示画
面上のウィンドウ表示領域と１対１に対応するモードで
あれば、ウィンドウ・バッファ・メモリとフレーム・バ
ッファ・メモリに同時に転送し、１対１に対応しないモ
ードであれば通常の処理を行なうので、ホスト側ＣＰＵ
から転送されるウィンドウ・データに対して無駄な操作
を省略しようとすることができ、高速な画面表示が可能
なＣｆ１Ｔのマルチ・ウィンドウ制御５Ａ置を得ること
ができる。
ト側ＣＰＵから転送されたウィンドウ・データが表示画
面上のウィンドウ表示領域と１対１に対応するモードで
あれば、ウィンドウ・バッファ・メモリとフレーム・バ
ッファ・メモリに同時に転送し、１対１に対応しないモ
ードであれば通常の処理を行なうので、ホスト側ＣＰＵ
から転送されるウィンドウ・データに対して無駄な操作
を省略しようとすることができ、高速な画面表示が可能
なＣｆ１Ｔのマルチ・ウィンドウ制御５Ａ置を得ること
ができる。
第１図は本発明を実施したＣＲＴのマルチ・ウィンドウ
制御装置の構成ブロック図、第２図は本発明装置の動作
を表わすフローチャー１・、第３図は従来の表示υｊ御
装置を表わす図、第４図は従来の装置にお（）るウィン
ドウ表示データの経路を表わす図である。 １・・・ホスト側ＣＰＬ１１ ２＋＋２２ｎ〜、２Ｔｌ・・・ウィンドウ・バッファ・
メモリ、 ３・・・描画コントローラ、 ３１・・・識別手段、
４・・・フレーム・バッファ・メモリ、５・・・ディジ
タル・アナログ変Ｔｇ４器ＤＡＣ１６・・・ＣＲＴ表示
装置。 第４図
制御装置の構成ブロック図、第２図は本発明装置の動作
を表わすフローチャー１・、第３図は従来の表示υｊ御
装置を表わす図、第４図は従来の装置にお（）るウィン
ドウ表示データの経路を表わす図である。 １・・・ホスト側ＣＰＬ１１ ２＋＋２２ｎ〜、２Ｔｌ・・・ウィンドウ・バッファ・
メモリ、 ３・・・描画コントローラ、 ３１・・・識別手段、
４・・・フレーム・バッファ・メモリ、５・・・ディジ
タル・アナログ変Ｔｇ４器ＤＡＣ１６・・・ＣＲＴ表示
装置。 第４図
Claims (1)
- ホスト側ＣＰＵより転送される複数のウィンドウ・デー
タを格納する複数のウィンドウ・バッファ・メモリと、
ＣＲＴ画面へのウィンドウ表示データを保存するフレー
ム・バッファ・メモリと、前記複数のウィンドウ・バッ
ファ・メモリと前記フレーム・バッファ・メモリの内容
に従ってＣＲＴ表示を制御する描画コントローラとを有
するＣＲＴのマルチ・ウィンドウ制御装置において、前
記描画コントローラに、前記ホスト側ＣＰＵから転送さ
れるウィンドウ・データがＣＲＴ表示画面上のウィンド
ウ表示領域と１対１に対応するモードかどうか識別する
識別手段を設け、１対１に対応するモードの場合は前記
ホスト側ＣＰＵから転送されるウィンドウ・データを前
記・ウィンドウ・バッファ・メモリと前記フレーム・バ
ッファ・メモリへ同時に転送することを特徴とするＣＲ
Ｔのマルチ・ウィンドウ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292242A JPS63145522A (ja) | 1986-12-08 | 1986-12-08 | Ｃｒｔのマルチ・ウインドウ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292242A JPS63145522A (ja) | 1986-12-08 | 1986-12-08 | Ｃｒｔのマルチ・ウインドウ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63145522A true JPS63145522A (ja) | 1988-06-17 |
Family
ID=17779303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61292242A Pending JPS63145522A (ja) | 1986-12-08 | 1986-12-08 | Ｃｒｔのマルチ・ウインドウ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63145522A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100888A (ja) * | 1981-12-12 | 1983-06-15 | 富士通株式会社 | イメ−ジ処理装置 |
| JPS60129789A (ja) * | 1983-12-16 | 1985-07-11 | 松下電器産業株式会社 | 表示アドレス管理装置 |
| JPS60257490A (ja) * | 1984-06-01 | 1985-12-19 | 株式会社ピーエフユー | マルチウインドウ表示制御装置 |
| JPS61188587A (ja) * | 1985-02-18 | 1986-08-22 | 日本電信電話株式会社 | マルチウインド制御方式 |
-
1986
- 1986-12-08 JP JP61292242A patent/JPS63145522A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100888A (ja) * | 1981-12-12 | 1983-06-15 | 富士通株式会社 | イメ−ジ処理装置 |
| JPS60129789A (ja) * | 1983-12-16 | 1985-07-11 | 松下電器産業株式会社 | 表示アドレス管理装置 |
| JPS60257490A (ja) * | 1984-06-01 | 1985-12-19 | 株式会社ピーエフユー | マルチウインドウ表示制御装置 |
| JPS61188587A (ja) * | 1985-02-18 | 1986-08-22 | 日本電信電話株式会社 | マルチウインド制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| JPS63145522A (ja) | Ｃｒｔのマルチ・ウインドウ制御装置 | |
| JPS5969840A (ja) | エントリ画面へのデ−タエントリ方式 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPH06282515A (ja) | データ処理装置 | |
| JP3043077B2 (ja) | フレームバッファ制御装置 | |
| US5239626A (en) | Display and drawing control system | |
| JPH02236781A (ja) | アニメーション制御方式 | |
| JP2000172609A (ja) | 情報端末装置 | |
| JPS61116387A (ja) | 画像デ−タ書込み方式 | |
| JPH08320751A (ja) | ヘルプ情報表示装置 | |
| JPH01188928A (ja) | マルチウィンドウ表示方式 | |
| JPH02272678A (ja) | 画像出力制御装置 | |
| JPH0310971B2 (ja) | ||
| JPH04199284A (ja) | ディスプレイ装置 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPS63304291A (ja) | ビットマップディスプレイ管理方式 | |
| JPH01276196A (ja) | 画像表示制御装置 | |
| JPH0575696A (ja) | 交換機の局データ管理方式 | |
| JPH01180038A (ja) | 印字装置 | |
| JPH03116264A (ja) | 画像表示メモリ装置 | |
| JPS6126082A (ja) | 表示情報制御方式 | |
| JPH06259214A (ja) | ウィンドウ再描画方法 | |
| JPH02100714A (ja) | 画像表示制御装置 | |
| JPS63115228A (ja) | 表示処理方式 |