JPH02100714A - 画像表示制御装置 - Google Patents
画像表示制御装置Info
- Publication number
- JPH02100714A JPH02100714A JP63253172A JP25317288A JPH02100714A JP H02100714 A JPH02100714 A JP H02100714A JP 63253172 A JP63253172 A JP 63253172A JP 25317288 A JP25317288 A JP 25317288A JP H02100714 A JPH02100714 A JP H02100714A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- base
- submemory
- data
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 53
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、計装用コントローラ等のＦＡ装置の端末装
置に使用する画像表示制御装置に関するものである。
置に使用する画像表示制御装置に関するものである。
第４図は従来の画像表示制御装置を示すプロ・ンク接続
図であり、図において、１２はホストマイクロプロセッ
サ（以下、ＣＰＵという）、１１はこのＣＰＵ１２のプ
ログラム、データ等を格納するメインメモリ、１３はグ
ラフィックコントローラ、４１はＣＲＴ表示装置に表示
するデータを格納するフレームメモリ、１８はディジタ
ル／アナログ変換装置（以下、Ｄ／Ａ変換装置という）
、１９はＣＲＴ表示装置、１６は退避メモリである。
図であり、図において、１２はホストマイクロプロセッ
サ（以下、ＣＰＵという）、１１はこのＣＰＵ１２のプ
ログラム、データ等を格納するメインメモリ、１３はグ
ラフィックコントローラ、４１はＣＲＴ表示装置に表示
するデータを格納するフレームメモリ、１８はディジタ
ル／アナログ変換装置（以下、Ｄ／Ａ変換装置という）
、１９はＣＲＴ表示装置、１６は退避メモリである。
次に動作について説明する。
まず、ＣＰＵ１２が描画コマンドをグラフィックコント
ローラ１３へ送信すると、グラフィ・ンクコントローラ
１３はその描画コマンドを解釈して、その描画コマンド
に基づいてフレームメモリ４１を書き換える（描画する
）。また、グラフィックコントローラ１３は、ウィンド
ウに重なりが生じた場合、重なって隠れる領域と退避メ
モリ１６に退避する。フレームメモリ４１からは、表示
画像データがグラフインクコントローラ１３によって周
期的に読み出され、そのデータをＤ／。へ変換装置ｔ８
によってアナログ信号のビデオ信号に変換したのち、Ｃ
ＲＴ表示装置１９へ出力する。また、グラフインクコン
Ｉ・ローラ１３はＣＲＴ表示装置へ水平同期信号や垂直
同期信号等のタイミング信号を出力し７ている。
ローラ１３へ送信すると、グラフィ・ンクコントローラ
１３はその描画コマンドを解釈して、その描画コマンド
に基づいてフレームメモリ４１を書き換える（描画する
）。また、グラフィックコントローラ１３は、ウィンド
ウに重なりが生じた場合、重なって隠れる領域と退避メ
モリ１６に退避する。フレームメモリ４１からは、表示
画像データがグラフインクコントローラ１３によって周
期的に読み出され、そのデータをＤ／。へ変換装置ｔ８
によってアナログ信号のビデオ信号に変換したのち、Ｃ
ＲＴ表示装置１９へ出力する。また、グラフインクコン
Ｉ・ローラ１３はＣＲＴ表示装置へ水平同期信号や垂直
同期信号等のタイミング信号を出力し７ている。
フレームメモリ４１には、第５図に示すように２次元の
座標のメモリ領域５１が割りつけてあり、その座標はＣ
ＲＴ画面５２Ｆの位置に対応している。このことがらを
更に具体的に示したのが第６図である。この例ではＣＲ
Ｔ表示画面６２の１ドツト（ピクセル）のデータをｎピ
ントのメモリ領域６１で表わしている。
座標のメモリ領域５１が割りつけてあり、その座標はＣ
ＲＴ画面５２Ｆの位置に対応している。このことがらを
更に具体的に示したのが第６図である。この例ではＣＲ
Ｔ表示画面６２の１ドツト（ピクセル）のデータをｎピ
ントのメモリ領域６１で表わしている。
このような座標とメモリ領域６１のメモリアドレスとの
対応づけは、グラフィックコントローラ１３が演算して
行う。
対応づけは、グラフィックコントローラ１３が演算して
行う。
従来の画像表示制御装置は以上のように構成されている
ので、ＣＲＴ表示装置１９のＣＲＴ表示画面Ｊ−に第７
図に示すような大きなベースウィン１つ７１を開き、そ
の−Ｌに小さなサブウィンドウ７２．７３．７４をたく
さん開く必要のある、計装用コントローラ等のＦＡ装置
の端末装置に適用しようとする場合に、ベースウィンド
ウ７１に重ねて開けるサブウィンドウ７２〜７４を操作
（生成、移動、消滅等）する際の退避メモリ１６との間
の転送が増大し、処理速度の低下を生起させるなどの問
題点があった。
ので、ＣＲＴ表示装置１９のＣＲＴ表示画面Ｊ−に第７
図に示すような大きなベースウィン１つ７１を開き、そ
の−Ｌに小さなサブウィンドウ７２．７３．７４をたく
さん開く必要のある、計装用コントローラ等のＦＡ装置
の端末装置に適用しようとする場合に、ベースウィンド
ウ７１に重ねて開けるサブウィンドウ７２〜７４を操作
（生成、移動、消滅等）する際の退避メモリ１６との間
の転送が増大し、処理速度の低下を生起させるなどの問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、計装用コントローラ等のＦＡ装置の端末装置
の用途にも適用可能に、処理速度を高めることができる
画像表示制御装置を得ることを目的とする。
たもので、計装用コントローラ等のＦＡ装置の端末装置
の用途にも適用可能に、処理速度を高めることができる
画像表示制御装置を得ることを目的とする。
ごの発明に係る画像表示制御装置は、ベースウィントウ
用フレームメモリのベースメモリと、サブウィンドウ用
フレームメモリのサブメモリと、これらの−・−スメモ
リとサブメモリの直列出力のとちらをＤ／Ａ変換装置を
通してＣＲＴ表示装置へ出力するかを判別する優先順位
判定装置とを設けたものである。
用フレームメモリのベースメモリと、サブウィンドウ用
フレームメモリのサブメモリと、これらの−・−スメモ
リとサブメモリの直列出力のとちらをＤ／Ａ変換装置を
通してＣＲＴ表示装置へ出力するかを判別する優先順位
判定装置とを設けたものである。
この発明におけるフレームメモリは、ベースウィン）・
つのデータを格納するベースメモリと、サブウィンドウ
のデータを格納するサブメモリとから構成され、両者は
独立して描画可能である。従って、上記サブメモリ上で
サブウィンドウを操作してもベースウィンドウの内容を
退避する必要はなくなる。そしてベースメモリとサブメ
モリの直列出力は優先順位判定装置で合成され、第２図
に示すようにＣＲＴ表示装置に表示する。
つのデータを格納するベースメモリと、サブウィンドウ
のデータを格納するサブメモリとから構成され、両者は
独立して描画可能である。従って、上記サブメモリ上で
サブウィンドウを操作してもベースウィンドウの内容を
退避する必要はなくなる。そしてベースメモリとサブメ
モリの直列出力は優先順位判定装置で合成され、第２図
に示すようにＣＲＴ表示装置に表示する。
以下、この発明の一実施例を図について説明する。第１
図において、１２はＣＰＵ、１１はメインメモリ、１３
はグラフィックコントローラ、１４はベースウィンドウ
のデータを格納するベースメモリ、１５はサブウィンド
ウのデータを格納するサブメモリ、１６は退避メモリ、
１７はベースメモリおよびサブメモリのいずれの直列出
力を先に出力するかを判別する優先順位判定装置、１８
はＤ／Ａ変換装置、１９はＣＲＴ表示装置である。
図において、１２はＣＰＵ、１１はメインメモリ、１３
はグラフィックコントローラ、１４はベースウィンドウ
のデータを格納するベースメモリ、１５はサブウィンド
ウのデータを格納するサブメモリ、１６は退避メモリ、
１７はベースメモリおよびサブメモリのいずれの直列出
力を先に出力するかを判別する優先順位判定装置、１８
はＤ／Ａ変換装置、１９はＣＲＴ表示装置である。
次に動作について説明する。まず、ＣＰ ｔＪ ｌ ２
がベースウィンドウに描画する描画コマンドをグラフイ
ンクコントローラ１３に送信すると、第２図に示すよう
にグラフィックコントローラ１３はそのコマンドを解釈
してベースメモリ１４にデータＡを描画する。また、サ
ブウィンドウに描画する描画コマンドを送信した場合も
同様に、サブメモリ１５にデータＢを描画する。
がベースウィンドウに描画する描画コマンドをグラフイ
ンクコントローラ１３に送信すると、第２図に示すよう
にグラフィックコントローラ１３はそのコマンドを解釈
してベースメモリ１４にデータＡを描画する。また、サ
ブウィンドウに描画する描画コマンドを送信した場合も
同様に、サブメモリ１５にデータＢを描画する。
優先順位判定装置１７は、サブメモリ１５の直列出力を
優先してＤ／Ａ変換装置１８へ出力する。
優先してＤ／Ａ変換装置１８へ出力する。
すなわち、サブメモリ１５のメモリ領域２２に何も描画
されていなければ、そのメモリ領域２２に対応するベー
スメモリ１４のメモリ領域２１にあるデータＡが出力さ
れるが、サブメモリ１５のメモリ領域Ｂに何か描画され
ていれば（ここではデータＢがある）、そのサブメモリ
１５のメモリ領域２２にあるデータＢが優先的に出力さ
れ、合成画面２３のように表示される。第３メはヘース
メモリ１４、サフ゛メモリ１５のメモリ令頁域３１，３
２のデータがトビット（無階調、モノクロ）で構成され
る場合を模式的に示したものである。
されていなければ、そのメモリ領域２２に対応するベー
スメモリ１４のメモリ領域２１にあるデータＡが出力さ
れるが、サブメモリ１５のメモリ領域Ｂに何か描画され
ていれば（ここではデータＢがある）、そのサブメモリ
１５のメモリ領域２２にあるデータＢが優先的に出力さ
れ、合成画面２３のように表示される。第３メはヘース
メモリ１４、サフ゛メモリ１５のメモリ令頁域３１，３
２のデータがトビット（無階調、モノクロ）で構成され
る場合を模式的に示したものである。
なお、上記実施例ではベースメモリ１４にはベースウィ
ンドウしか描画しなかったが、互いに重なり合うことは
なく、移動もしないいくつかのサブウィンドウを描画し
てもよい。
ンドウしか描画しなかったが、互いに重なり合うことは
なく、移動もしないいくつかのサブウィンドウを描画し
てもよい。
また、ハードコピーをとる場合、ペースウィンドウとサ
ブウィンドウが合成された画面をとることができるのは
もちろん、上記実施例ではベースメモリとサブメモリを
独立に管理しているため、ペースウィンドウのみ、サブ
ウィンドウのみの画面もとることが可能となる。
ブウィンドウが合成された画面をとることができるのは
もちろん、上記実施例ではベースメモリとサブメモリを
独立に管理しているため、ペースウィンドウのみ、サブ
ウィンドウのみの画面もとることが可能となる。
以上のように、この発明によればフレームメモリとベー
スメモリとサブメモリとに分けて独立に管理し、これら
の直列出力を優先順位判定装置により最適に出力して、
ＣＲＴ表示装置上に合成表示するように構成したので、
ウィンドウの移動などの動作を省くことができ、サブウ
ィンドウを操作する際に、高い処理速度が得られる効果
がある。
スメモリとサブメモリとに分けて独立に管理し、これら
の直列出力を優先順位判定装置により最適に出力して、
ＣＲＴ表示装置上に合成表示するように構成したので、
ウィンドウの移動などの動作を省くことができ、サブウ
ィンドウを操作する際に、高い処理速度が得られる効果
がある。
第１図はこの発明の一実施例による画像表示制御装置を
示すブロック接続図、第２図はこの発明の一実施例にお
けるベースメモリとサブメモリの出力情報の優先順位判
定方法を説明するための説明図、第３図はこの発明にお
けるベースメモリとサブメモリの直列出力を優先順位に
従って出力表示する状況を示す説明図、第４図は従来の
画像表示制御装置を示すブロック接続図、第５図はフレ
ームメモリおよびＣＲＴ表示画面に２次元座標が割りつ
けられていることを説明する説明図、第６図は第５図の
ＣＲＴ表示画面の詳細を説明する説明図、第７図は計装
用コントローラ等のＦＡ装置におけるウィンドウの使わ
れ方を示す説明図である。 １３はグラフィックコントローラ、１４はベースメモリ
、１５はサブメモリ、１７は優先順位判定賦１．１９は
ＣＲＴ表示装置、４１はフレームメモリ。 なお、図中、同一符号は同一、又は相当部分を示す。
示すブロック接続図、第２図はこの発明の一実施例にお
けるベースメモリとサブメモリの出力情報の優先順位判
定方法を説明するための説明図、第３図はこの発明にお
けるベースメモリとサブメモリの直列出力を優先順位に
従って出力表示する状況を示す説明図、第４図は従来の
画像表示制御装置を示すブロック接続図、第５図はフレ
ームメモリおよびＣＲＴ表示画面に２次元座標が割りつ
けられていることを説明する説明図、第６図は第５図の
ＣＲＴ表示画面の詳細を説明する説明図、第７図は計装
用コントローラ等のＦＡ装置におけるウィンドウの使わ
れ方を示す説明図である。 １３はグラフィックコントローラ、１４はベースメモリ
、１５はサブメモリ、１７は優先順位判定賦１．１９は
ＣＲＴ表示装置、４１はフレームメモリ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 表示するデータを格納するフレームメモリと、このフレ
ームメモリからデータを周期に読み出すグラフィックコ
ントローラと、この読み出したデータをビデオ信号に変
換した後、表示するＣＲＴ表示装置とを備えた画像表示
制御装置において、上記フレームメモリを構成し、かつ
ベースウィンドウおよびサブウィンドウの各データを別
々に格納するベースメモリおよびサブメモリと、これら
のベースメモリまたはサブメモリの直列出力を優先順位
を付けて合成して、上記ＣＲＴ表示装置へ出力する優先
順位判定装置とを設けたことを特徴とする画像表示制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63253172A JPH02100714A (ja) | 1988-10-07 | 1988-10-07 | 画像表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63253172A JPH02100714A (ja) | 1988-10-07 | 1988-10-07 | 画像表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100714A true JPH02100714A (ja) | 1990-04-12 |
Family
ID=17247536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63253172A Pending JPH02100714A (ja) | 1988-10-07 | 1988-10-07 | 画像表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007098517A (ja) * | 2005-10-05 | 2007-04-19 | Mitsubishi Materials Corp | 下穴の加工方法及び穴加工工具 |
-
1988
- 1988-10-07 JP JP63253172A patent/JPH02100714A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007098517A (ja) * | 2005-10-05 | 2007-04-19 | Mitsubishi Materials Corp | 下穴の加工方法及び穴加工工具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| JP2976945B2 (ja) | 画像描画装置 | |
| JP3245229B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3707950B2 (ja) | コンピュータ・グラフィックス用フレーム・バッファ転送方法 | |
| JPH02100714A (ja) | 画像表示制御装置 | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JPH0682267B2 (ja) | 表示装置 | |
| JPH0837620A (ja) | 表示効果装置 | |
| JP3363028B2 (ja) | 画像表示方法 | |
| JP2506960B2 (ja) | ディスプレイ制御装置 | |
| JP3633243B2 (ja) | レーダ表示処理装置 | |
| JPH0946515A (ja) | 拡大表示制御装置 | |
| JP2000181440A (ja) | 表示装置 | |
| JPH07311567A (ja) | 画像出力方法及び装置 | |
| JPH0683564A (ja) | 表示制御装置及び方法 | |
| JPH04261589A (ja) | グラフィック表示装置 | |
| JPH09244595A (ja) | 表示制御方法および装置ならびに表示システム | |
| JPH06110432A (ja) | ２画面合成を利用した表示系における表示制御方法 | |
| JPH09128197A (ja) | グラフィック画像移動表示方法 | |
| JPH05192334A (ja) | 超音波診断装置 | |
| JPH034379A (ja) | 図形出力方式 | |
| JPH04308921A (ja) | マルチウィンドウシステム | |
| JPH01276196A (ja) | 画像表示制御装置 | |
| JPH1011047A (ja) | 画像表示制御装置 |