JP3633243B2 - レーダ表示処理装置 - Google Patents

レーダ表示処理装置 Download PDF

Info

Publication number
JP3633243B2
JP3633243B2 JP29225597A JP29225597A JP3633243B2 JP 3633243 B2 JP3633243 B2 JP 3633243B2 JP 29225597 A JP29225597 A JP 29225597A JP 29225597 A JP29225597 A JP 29225597A JP 3633243 B2 JP3633243 B2 JP 3633243B2
Authority
JP
Japan
Prior art keywords
radar
data
display processing
current
reproduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29225597A
Other languages
English (en)
Other versions
JPH11126056A (ja
Inventor
茂吉 肥後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29225597A priority Critical patent/JP3633243B2/ja
Publication of JPH11126056A publication Critical patent/JPH11126056A/ja
Application granted granted Critical
Publication of JP3633243B2 publication Critical patent/JP3633243B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【0001】
【発明の属する技術分野】
この発明はレーダビデオデータとグラフィックデータとの合成表示を高速に処理するレーダ表示処理装置に関する。
【0002】
【従来の技術】
たとえば特開平7−327204号公報に示す従来のレーダ表示処理装置は図7のように、走査変換部71は、入力レーダ信号201に対しレーダ座標系のRθ座標を表示座標系のXY座標に変換する。レーダフレームメモリ72は、走査変換部71による変換後のアナログビデオデータを表示画面と一対一に対応し書き込む。CPU73は、入力デジタルグラフィックデータ202に対し描画処理を施す。グラフィックフレームメモリ74は、CPU73による画素対応のグラフィックデータを表示画面と一対一に対応し書き込む。ルックアップテーブルメモリ75は、タイミング制御回路83によるラスタスキャン方式の読出し制御信号212に従い順次読み出すレーダフレームメモリ72によるアナログデータとグラフィックフレームメモリ74によるデジタルデータとを入力アドレスとして、CPU73によるパレット設定データ203に従い輝度レベル、色、当該アナログとデジタルデータの合成を示すアドレス対応のデジタルビデオ信号204を生成する。D/A変換器76は、ルックアップテーブルメモリ75によるデジタルビデオ信号204とフレームメモリ81による再生ビデオ信号207とに対しD/A変換を施しビデオ信号としてCRTモニタ77に表示する。バッファメモリ78は、タイミング制御回路83による書込み制御信号213に従い、ルックアップテーブルメモリ75によるデジタルビデオ信号204を一画面分記憶する。NTSC変換回路79は、NTSC変換の開始タイミング制御を指令する当該同期検出信号208に従うNTSCタイミング制御回路82によるNTSC読出し制御信号209に従い順次読出すバッファメモリ78による高解像度のNTSCRGB信号205に対し、たとえば20枚の各分割エリアを1NTSC画面とする映像信号に変換し読み出しながら低解像度の記録装置80上に記録する。一方NTSCタイミング制御回路82による同期信号210と再生書込み制御信号211とに従い、記録装置80による再生映像信号を変換した再生NTSCRGB信号206をフレームメモリ81で1枚の画面となるようにたとえば20分割画面を当該分割位置に格納し、タイミング制御回路83による再生読出し制御信号214に従い再生ビデオ信号207としてD/A変換器76に順次読み出す。
【0003】
上記従来のレーダ表示処理装置は、走査変換後にレーダビデオデータをNTSC方式に変換し記録/再生する方式を採る。
【0004】
【発明が解決しようとする課題】
上記のように従来のレーダ表示処理装置は、走査変換後ビデオデータの記録/再生をする方式を採るから、再生をしながら操作パネルによる走査変換の定数を変化させることや航跡データの表示制御をすることができない。またグラフィックデータと走査変換ビデオデータとの重畳表示ウインドウサイズの変更ができない。また複数レーダによるビデオデータや航跡データをマルチウインドウ表示による同一画面上に重畳表示をすることができない問題点があった。
【0005】
この発明が解決しようとする課題は、レーダ表示処理装置で上記問題点を解消するように、走査変換前のレーダビデオデータを操作データや航跡データとともに記録/再生し、走査変換後レーダビデオデータ/グラフィックデータの重畳/衝突制御をし高速表示処理をする方式(走査変換前ビデオデータの記録/再生による重畳/衝突制御表示処理方式)を提供することにある。
【0006】
【課題を解決するための手段】
この発明のレーダ表示処理装置は、上記課題を解決するためつぎの手段を設け、走査変換前ビデオデータの記録/再生による重畳/衝突制御表示処理方式を採ることを特徴とする。
【0007】
レーダ入力インタフェース経由の現行レーダ信号を、別途入力するパネル操作データ指令に従い、操作データ、航跡データとともに再生レーダ信号として格納する格納手段と、前記現行レーダ信号を走査変換する現行用走査変換手段と、前記格納手段から出力される再生レーダ信号を走査変換する再生用走査変換手段と、前記走査変換後の現行レーダ信号および再生レーダ信号をピクセル単位で切り替え、当該切替後の信号と別途入力されるグラフィックデータとを合成する表示処理手段を備えるものである。
【0008】
【発明の実施の形態】
この発明の実施の一形態を示すレーダ表示処理装置は図1のように、走査変換部3は、マルチプレクサ2で選択するレーダインタフェース部1経由の現行レーダ信号101またはNTSCレーダコントロール部14経由の再生レーダ信号105に対し、CPU17による出力コントロール部19経由の制御信号109に従い拡大/縮小/オフセット制御を施し、走査変換の量子化速度に対応して極座標を直交座標に変換する。フレームメモリ4は、グラフィックバス経由でビデオRAM6に転送するときのデータ書込み/読出しの重なりを少なくするため必要に応じてダブルバッファ構成とする。走査変換部3による変換後の直交座標アナログビデオデータ110を格納する。グラフィックプロセッサ5は、フレームメモリ4による出力ビデオデータに対し、拡大/縮小/位置移動/部分マスク等処理を施して表示画面と一対一に対応するビデオRAM6にグラフィックバス経由で転送をするとともに、航跡インタフェース部13経由の航跡データ103等(地形等データベースによる地形等データ108も含めてよい)から航跡形状や添付文字の付加処理等描画処理を施し、表示画面と一対一に対応するビデオRAM7上に画像展開をする。ルックアップテーブルメモリ8は、RAM構成とする。ビデオRAM6によるアナログビデオデータとビデオRAM7によるデジタル航跡データ等との合成をし、アナログラスタビデオ信号に変換をするD/A変換器9経由モニタ10(CRT等表示装置)に表示をする。CPU17による入出力コントロール部21経由で当該書換え制御をし、チラツキをなくすためモニタ10の帰線時間に当該合成パターンをダイナミックに変更する。スキャンメモリ11は、レーダの1スキャンごとに更新切替をし、1スキャン分のビデオデータを安定してNTSCレコーダコントロール部14に出力するダブルバッファ構成とする。CPU17による出力コントロール部19経由の制御信号109に従い、再生時の量子化速度を考慮してレンジ方向の量子化速度を最適化し、レーダインタフェース部1経由の現行レーダ信号101に対しビデオ量子化処理を施す。NTSCレコーダコントロール部14は、スキャンメモリ11から順次読み出すレーダビデオデータに対し、CPU17による入出力コントロール部20経由の操作データ102や航跡インタフェース部13経由の航跡データ103との時分割多重処理を施しNTSC信号104に変換をし、NTSCレコーダ15(DAT、DVD−RAM等のデジタル記録装置でもよい)に記録する。一方NTSCレコーダ15から再生をするレーダ信号105と操作データ106と航跡データ107をそれぞれマルチプレクサ2経由走査変換器3とマルチプレクサ2b経由CPU17のCPUバスとマルチプレクサ2a経由CPU17の入力コントロール部16に出力し、CPU17による出力コントロール部18経由の切替信号に従いマルチプレクサ2と2aと2bを切り替え、モニタ10で記録データを再生して見れるようにする。走査変換前のレーダビデオデータを操作データや航跡データとともに汎用NTSCレコーダ15に記録することにより、当該記録時のモニタ10による表示状態を表示解像度を損なわないでそのまま再生でき、かつ走査変換後レーダビデオデータ/グラフィックデータの重畳制御をし高速表示処理ができる。
【0009】
上記図1に示す実施の形態のレーダ表示処理装置は、走査変換前のレーダビデオデータを操作データや航跡データとともに記録/再生し、走査変換後レーダビデオデータ/グラフィックデータの重畳制御をし高速表示処理をする方式(走査変換前ビデオデータの記録/再生による重畳制御表示処理方式)を採る。
【0010】
走査変換部3は図6のように、たとえば2000×2000の表示画素で12.36μsの距離を表示するとき、基本的に約162MHzの量子化速度で演算処理X=R×SINθ+OFFSET(X)、Y=R×COSθ+OFFSET(Y)(R、θは極座標、X、Yは直交座標を表す)をする必要がある。量子化速度の上限は表示画面の許容拡大量で決まり、現在の技術水準では上記量子化速度以上になると回路規模を増大する並列化等による高速化手段を必要とする。
【0011】
スキャンメモリ11は、操作パネルで設定する拡大やオフセット、表示輝度コントロール等の操作データ102を入力コントロール部12経由CPU17に入力し加工後出力する出力コントロール部19経由の制御信号109に従い、レーダインタフェース部1経由の現行レーダ信号101に対し、所要量子化速度で所要部位のビデオ量子化処理を施し、必要に応じてレンジと方位方向のピクセル圧縮処理を施す。ピクセル圧縮処理の一例として、レンジ方向ではピクセルごとの量子化速度になるピクセル内ピーク値オールド処理を施し、方位方向ではスイープ間同一ピクセル検出によるピーク値まるめ処理(同一座標検出のため極座標を直交座標に変換する必要がある)を施す。1Hz〜1/60Hz程度である通常のレーダ信号の1スキャン更新レートに対し、フレームメモリ4からモニタ10へ出力するラスタビデオ信号は60Hzであり、同じ情報を何度も読み出しているにすぎないことになる。
【0012】
NTSCレコーダコントロール部14は、スキャンメモリ11による出力データ量の1スキャン分を処理する。たとえば2000×2000の表示画素で方位分解能を12BITとすると、レーダの30rpm時2秒当りの半径約1K×4K=4Mアドレスを出力する。一方30Hzで約512×480本を繰返すNTSC方式では1秒当り約7.3Mアドレスを出力できるから、残り5.3M分を操作データや航跡データ等の各種制御信号記録用に使用できることになる。
【0013】
なお上記図1に示す発明の実施の形態でマルチプレクサ2による現行と再生レーダ信号101と105の切替をしないで、図2のように現行用走査変換部3とフレームメモリ4でレーダインタフェース部1経由直接入力をする現行レーダ信号101の走査変換と格納をし、別途設ける再生用走査変換部22とフレームメモリ33でNTSCレコーダコントロール部14経由直接入力をする再生レーダ信号105の走査変換と格納をし、別途設けるローカルバッファメモリで現行と再生用フレームメモリ4と23の出力ビデオデータに対するグラフィックプロセッサ5による処理データを一括格納後、ブロック転送をする現行用ビデオRAM6と別途設ける再生用ビデオRAM24によるアナログビデオデータに対し、別途設けるマルチプレクサ25でピクセル単位で切り替えることにより、別途設けるルックアップテーブルメモリ26でビデオRAM7によるデジタル航跡データ等との透過モード合成等をし、D/A変換器9経由モニタ10に表示をしてもよい。モニタ10の小さなサブウインドウ上で再生レーダ信号105を見ながら横のウインドウ上で現行レーダ信号101を監視することにより、航空路管制ができる。
現行と再生用走査変換部3と22は図2のように、CPU17による入力コントロール部27経由で現行操作データ102と再生操作データ106を入力し加工後、出力コントロール部29経由で走査変換時座標等の制御指令をそれぞれ受ける。
グラフィックプロセッサ5は図2のように、CPU17による入力コントロール部28経由で現行航跡データ103と再生航跡データ107を入力し分類後、航跡の種類によるコントロールコマンドを受ける。
なお上記入力コントロール部27と28は、先入れ先出し(FIFO)等動作も付加することによりCPU17読込みに対する時間的自由度をもたせてもよい。
【0014】
また上記図2に示す発明の実施の形態で図3のように、現行と再生用ビデオRAM6と24に代えて別途設ける現行と再生用マスクメモリ31と32で、現行と再生レーダ信号101と105の表示ウインドウサイズ/位置をグラフィックプロセッサ5でピクセル単位で書き込み、マルチプレクサ25に代えて別途設ける出力ゲート33で、現行と再生用フレームメモリ4と22による出力ビデオデータに対し現行と再生用マスクメモリ31と32による出力マウスデータとの論理積を施し、表示ウインドウ以外のデータをマスク後、別途設ける出力合成用メモリ34でビデオRAM7によるデジタル航跡データ等との透過合成等をし、ルックアップテーブルメモリ26で色変換後D/A変換器9経由モニタ10に表示してもよい。ウインドウマスクでグラフィックバス上にレーダビデオデータが乗らないように現行と再生用マスクメモリ31と32を設けることにより、情報量の多い走査変換後レーダビデオデータとグラフィックバス上の転送グラフィックデータとの衝突制御をしデータ更新遅延を防止できる。なお現行と再生用マスクメモリ31と32は、表示ウインドウサイズ/位置の更新時だけ書き換えればよいからCPUバスに直接接続してもよい。走査変換後レーダビデオデータがグラフィックバス上に乗るときに比べ、グラフィックデータとの重畳を極めて少なくできる。
【0015】
上記図3に示す実施の形態の表示処理装置は、走査変換前のレーダビデオデータを操作データや航跡データとともに記録/再生し、走査変換後レーダビデオデータ/グラフィックデータの衝突制御をし高速表示処理をする方式(走査変換前ビデオデータの記録/再生による衝突制御表示処理方式)を採る。
【0016】
また上記図3に示す発明の実施の形態で現行用走査変換部3/フレームメモリ4/マスクメモリ31は、図4のようにレーダおよび光学カメラ等用複数系としてたとえば第1と第2の現行用走査変換部3と41/フレームメモリ4と42/マスクメモリ31と43および光学カメラ用走査変換部44/フレームメモリ45/マスクメモリ46のように構成してもよい。マスクメモリは表示画面上にウインドウを開くために用い頻繁に書き換えることはほとんどないから、上記のように複数系構成としてもグラフィックバスをほとんど航跡データ等の転送に使用し、高速描画処理ができ、同一モニタ10の複数ウインドウ上で複数のレーダ信号や光学カメラ信号を監視できる。
各走査変換部3と41と44と22は図4のように、CPU17による出力コントロール部49経由で画面上でのオフセット(ウインドウ位置となる)、変換のオフセット(レーダ中心座標は画面表示外となることもある)、拡大率(量子化速度と同じ場合もある)等の制御指令をそれぞれ受ける。
出力ゲート33に代えて設ける出力ゲート47は図4のように、CPU17による出力コントロール部50経由でフレームメモリ4と42と45と23による各出力データに対し、マスクメモリ31と43と46と32による出力マスクデータとの論理積を施し、表示ウインドウ以外のデータをマスクするための制御指令をそれぞれ受ける。
【0017】
また上記図3と図4に示す発明の実施の形態でレーダ用マスクメモリ31/32/43に代えて、図5(a)のように更新用と表示用としてダブルのレーダ用マスクメモリ51と56を設け、グラフィックプロセッサ5による別途設ける出力コントロール部54経由の切替信号に従い、別途設けるマルチプレクサ53で表示ウインドウサイズ/位置更新時の書換え状態を回避するように、一方の書換え前に他方の書換えを完了しておき、レーダ用マスクメモリ51と52のいずれかの書換え完了後マスクデータを選択し、出力ゲート33に出力してもよい。表示ウインドウサイズ/位置の更新時に変化を見せない効果がある。
【0018】
また上記図4に示す発明の実施の形態で出力合成用メモリ34に代えて、図5(b)のように別途設ける優先順位エンコーダ55とマルチプレクサ56で、出力ゲート47による各データのうち所定の優先順位に従い最も高いものを選択し、ルックアップテーブルメモリ26に出力してもよい。優先順位による出力切替方式の方がメモリによる合成方式よりも回路規模が小さくて済む。なおCPU17制御で優先順位エンコーダ55の優先順位を変更できるようにしてもよい。切替の優先順位だけであり小規模回路で構成できる。
【0019】
また図1に示す発明の実施の形態で図5(c)のように、1スキャン単位のパターンマッチングによる差分抽出方式で画像圧縮をする画像圧縮器57(レーダ信号の場合固定クラッタによるエコーはスキャンごとに変化しないから、一般的な離数コサイン変換(DCT)方式を用いないでも良好な圧縮率を得る)と逆モードで画像伸張をする画像伸張器58を別途設け、レーダインタフェース部1経由の現行レーダ信号101に対しスキャンメモリ11経由NTSCレコーダコントロール部14入力前に画像圧縮処理を施し、NTSCレコーダコントロール部14経由の再生レーダ信号105に対しマルチプレクサ2経由走査変調部3入力前に画像伸張処理を施してもよい。通常は1スキャン分のデータ更新が遅くそのまま記録/再生できるが、画像圧縮/伸張により表示範囲外のレーダ信号を柔軟に記録/再生できる。
【0020】
また上記図1に示す発明の実施の形態で図5(d)のように、画素補間器5aを別途設け、走査変換部3による画素データX1とX2およびY1とY2に対し、差分|X1−X2|と|Y1−Y2|との比較結果で大きい方をΔZ(走査変換部3による画素データのとび値である整数値)とし、X1±ΔX(ΔX=|X1−X2|/ΔZ)とY1±ΔY(ΔY=|Y1−Y2|/ΔZ)がX2とY2より大きくなるまでΔXとΔYを算出しながら生成する画素間データをフレームメモリ4に出力してもよい。走査変換の量子化性能以上の拡大も可能とし画素間で連続した画素の抜けがない表示ができる。画素補間器59前後の先入れ先出し(FIFO)動作で要すれば演算時間を調整でき、テーブルROM等による演算で回路規模の小型化と高速化を図れる。
【0021】
【発明の効果】
上記のようなこの発明のレーダ表示処理装置では、走査変換前ビデオデータの記録/再生による重畳/衝突制御表示処理方式を採るから、従来のように走査変換後にレーダビデオデータをNTSC方式に変換し記録/再生する方式に比べ各発明ごとにつぎの効果がある。
(1)走査変換前のレーダビデオデータを操作データや航跡データとともに記録することにより、当該記録時の表示状態を表示解像度を損なわないでそのまま再生でき、かつ走査変換後レーダビデオデータ/グラフィックデータの重畳制御をし高速表示処理ができる。
(2)小さな表示サブウインドウ上で再生レーダ信号を見ながら横の表示ウインドウ上で現行レーダ信号を監視することにより、航空路管制ができる。
(3)情報量が多い走査変換後レーダビデオデータとグラフィックバス上の転送グラフィックデータとの衝突制御をしデータ更新遅延を防止できる。
(4)同一モニタの複数ウインドウ上で複数系を監視できる。
(5)表示ウインドウサイズ/位置の更新時に変化を見せない効果がある。
(6)優先順位による出力切替方式の方がメモリによる合成方式よりも回路規模が小さくて済む。
(7)表示範囲外のレーダ信号を柔軟に記録/再生できる。
(8)画素間で連続した画素の抜けがない表示ができる。
【図面の簡単な説明】
【図1】この発明の実施の一形態を示すレーダ表示処理装置の機能ブロック図。
【図2】この発明の実施の他の一形態を示すレーダ表示処理装置の機能ブロック図。
【図3】この発明の実施の他の一形態を示すレーダ表示処理装置の機能ブロック図。
【図4】この発明の実施の他の一形態を示すレーダ表示処理装置の機能ブロック図。
【図5】この発明の実施の他の一形態を示すレーダ表示処理装置の機能ブロック図。
【図6】図1に示す走査変換部の機能を説明する図。
【図7】従来の技術を示すレーダ表示処理装置の機能ブロック図。
【符号の説明】
1 レーダインタフェース部、2、2a、2b マルチプレクサ、3 走査変換部、4 フレームメモリ、5 グラフィックプロセッサ、6 ビデオRAM、7 ビデオRAM(グラフィック側)、8 ルックアップテーブルメモリ、9 D/A変換器、10 モニタ、11 スキャンメモリ、12 入力コントロール部、13 航跡インタフェース部、14 NTSCレコーダコントロール部、15 NTSCレコーダ、16 入力コントロール部、17 CPU、18 出力コントロール部、19 出力コントロール部、20 入出力コントロール部、21 入出力コントロール部、22 再生用走査変換部、23 再生用フレームメモリ、24 再生用ビデオRAM、25 マルチプレクサ、26 ルックアップテーブルメモリ、27 入力コントロール部、28 入力コントロール部、29出力コントロール部、30 ローカルバッファメモリ、31 現行用マスクメモリ、32 再生用マスクメモリ、33 出力ゲート、34 出力合成用メモリ、41 第2の現行用走査変換部、42 第2の現行用フレームメモリ、43 第2の現行用マスクメモリ、44 光学カメラ用走査変換部、45 光学カメラ用フレームメモリ、46 光学カメラ用マスクメモリ、47 出力ゲート、48入力コントロール部、49 出力コントロール部、51 レーダ用マスクメモリ、52 レーダ用マスクメモリ、53 マルチプレクサ、54 出力コントロール部、55 優先順位エンコーダ、56 マルチプレクサ、57 画像圧縮器、58 画像伸張器、59 画素補間器、101 レーダ信号、102 操作データ、103 航跡データ、104 NTSC信号、105 再生レーダ信号、106 再生操作データ、107 再生航跡データ、108 地形等データ、109 制御信号、110 アナログビデオデータ。
なお図中、同一符号は同一または相当部分を示す。

Claims (7)

  1. レーダ入力インタフェース経由の現行レーダ信号を、1スキャン分のビデオデータとして出力するスキャンメモリと、
    当該ビデオデータを別途入力するパネル操作データ、航跡データとともに再生レーダ信号として格納する格納手段と、
    前記現行レーダ信号を走査変換する現行用走査変換手段と、
    前記格納手段から出力される再生レーダ信号を走査変換する再生用走査変換手段と、
    前記走査変換後の現行レーダ信号および再生レーダ信号をピクセル単位で切り替え、当該切替後の信号と別途入力されるグラフィックデータとを合成する表示処理手段を備えることを特徴とするレーダ表示処理装置。
  2. 表示ウィンドウのサイズおよび位置をピクセル単位で書き込む現行用および再生用マスクメモリを備え、
    前記表示処理手段が、現行および再生レーダ信号に対し、ピクセル単位で切り替える代わりに、前記現行用マスクメモリの出力マスクデータと現行レーダ信号との論理積、および、前記再生用マスクデータの出力マスクデータと再生レーダ信号との論理積をそれぞれ施し、表示ウィンドウ以外のデータを回避による衝突制御を行うことを特徴とする請求項1記載のレーダ表示処理装置。
  3. 前記格納手段および前記表示処理手段で複数のレーダ信号のほか光学カメラ信号等の同時処理も施し、複数ウインドウ上で同時監視をすることを特徴とする請求項1または2記載のレーダ表示処理装置。
  4. 前記表示処理手段で更新用と表示用として2つのマスクメモリを設け、表示ウインドウサイズのサイズまたは位置の変更時に当該表示ウィンドウの書換え状態が表示されないようにするために、当該マスクメモリの一方の書換え前に他方の書換えを完了しておき、いずれかの書換え完了後マスクデータを選択することを特徴とする請求項2または3記載のレーダ表示処理装置。
  5. 前記表示処理手段で複数の同時処理系統のうち優先順位の最も高いものを選択し表示することを特徴とする請求項1〜4いずれか一項記載の レーダ表示処理装置。
  6. 前記スキャンメモリ経由の現行レーダ信号に対し画像圧縮後記録をする画像圧縮器と、前記格納手段から出力される再生データに画像伸張をする画像圧縮器を備えることを特徴とする請求項1〜5いずれか一項記載のレーダ表示処理装置。
  7. 前記走査変換手段の出力段に画素補間器を設け、走査変換後の出力を画素補間してから格納することを特徴とする請求項1〜6いずれか一項記載のレーダ表示処理装置。
JP29225597A 1997-10-24 1997-10-24 レーダ表示処理装置 Expired - Fee Related JP3633243B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29225597A JP3633243B2 (ja) 1997-10-24 1997-10-24 レーダ表示処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29225597A JP3633243B2 (ja) 1997-10-24 1997-10-24 レーダ表示処理装置

Publications (2)

Publication Number Publication Date
JPH11126056A JPH11126056A (ja) 1999-05-11
JP3633243B2 true JP3633243B2 (ja) 2005-03-30

Family

ID=17779443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29225597A Expired - Fee Related JP3633243B2 (ja) 1997-10-24 1997-10-24 レーダ表示処理装置

Country Status (1)

Country Link
JP (1) JP3633243B2 (ja)

Also Published As

Publication number Publication date
JPH11126056A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
JP3268779B2 (ja) ビデオウィンドウのための可変ピクセルデプスおよびフォーマット
US5883610A (en) Graphics overlay device
JPH07322165A (ja) 多数ビデオウィンドー同時表示方式
US5504536A (en) Image display apparatus
US5014129A (en) Video signal processing apparatus for converting composite image input signals into output signals having increased scan lines
US4780712A (en) Polar coordinate display device employing raster scan scheme
JP3633243B2 (ja) レーダ表示処理装置
JPH04174497A (ja) 表示制御装置
JPS6150318B2 (ja)
JPS62239672A (ja) 表示方法
JP2897820B2 (ja) 拡大補助表示装置
JP3966121B2 (ja) 画面合成型表示装置
JPH03289700A (ja) グラフィック表示装置
JPH07327204A (ja) レーダ映像変換装置およびレーダ映像記録方法
JPH09244595A (ja) 表示制御方法および装置ならびに表示システム
JP3522299B2 (ja) 画像記憶装置
JPS63141462A (ja) スキヤンコンバ−タ
JPH07225562A (ja) 走査変換装置
JPH0370288A (ja) スキャンコンバータ
JPH10274974A (ja) 画像表示制御装置
JPS62192794A (ja) 画像合成表示装置
JPS62153894A (ja) 画像表示装置
JPH06301374A (ja) 画像作成装置
JPH0535248A (ja) ビデオ表示装置
JPH07172720A (ja) エレベータシステムにおける情報表示システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041220

LAPS Cancellation because of no payment of annual fees