JPH0351910A - ファーストイン ファーストアウト メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要） データ処理装置におけるデータの受け渡しに用いられる
ファーストインファーストアウト　メモリに関し、 このようなトークン形弐でデータを受け渡すようなデー
タ処理装置において、その処理装置間のデータの受け渡
しを中介し、かつトークンが分離して伝達されることを
防ぐことが可能な、ＦＩＦＯを提供することを目的とし
、 データを保持するためのデータ保持回路を複数段、縦続
接続し、２段目以降のデータ保持回路の各々にタグ回路
を所属させ、これらのタグ回路には自己が属するデータ
保持回路にデータが存在する／しないの情報を持たせ、
そして前後のタグ回路へ該情報を通知し、前段データ保
持回路にデータがあり自段データ保持回路にデータがな
いとき自段データ保持回路に前段データ保持回路からデ
ータを取込ませる信号を出力するようにさせ、更に制御
回路を設けて該制御回路により、通常データの入力時は
初段データ保持回路は該データを通過して２段目データ
保持回路へ送るようにさせ、次のデータと時間的に離れ
て出力されては困るデータが入力されたときは、該デー
タを初段データ保持回路に保持させ、次のデータが入力
されたとき該保持データを２段目データ保持回路へ送出
させる構威とする。

〔産業上の利用分野〕

本発明は、データ処理装置におけるデータの受け渡しに
用いられるファーストインファーストアウト　メモリに
関する。

近年、データ処理装置においては、多量のデータを複数
の処理装置で処理する方法が多い。このような多量のデ
ータを各処理装置間で受け渡しする場合、各処理装置間
の処理能力の違いや、データ処理の難しさの度合いによ
り、各処理装置間でのデータの入出力量の違いが起こり
、これを吸収する必要が生じている。一般的にこれに対
処する方法として、ファーストインファーストアウトメ
モリ（以降ＦＩＦＯという）を設け、これにより装置間
のデータの受け渡しの介在をすることが多い。

〔従来の技術〕

ＦＩＦＯメモリは、データを保持するデータ保持回路と
、そのデータ保持回路にデータが存在する／しないの情
報を持ち、前後に接続されたタグ回路の情報によりデー
タ保持回路を動作させて、前段のデータを順次取り込み
、次段へ送り出すような動作を制御するタグ回路とで、
一段のメモリを構威し、これをｎ段接続することで、ｎ
段のＦＩＦＯを構或している。入力されたデータは、空
いているなら順次となりのデータ保持回路へ転送され、
出力段より入力順に取り出すことが可能である。

ＦＩＦＯメモリには、ＲＡＭ記憶領域と、該領域への書
込みアドレスを発生するポインタおよび読出しアドレス
を発生するポインタで構或されるものもあるが、この型
のＦＩＦＯに比べて上記の型のＦＩＦＯは小規模の場合
有利である。

（発明が解決しようとする課題） データ処理装置では、各処理装置間でのデータの受け渡
しが、処理対象のデータと同時に、処理対象データの処
理方法等の情報を付加し、これをひとまとめにした“ト
ークン形式”で行われることが多い。

一般的に、トークン形式でデータを受け渡しする場合に
は、トークンの先頭にはヘッダと呼ばれる、トークンが
処理されるべき処理装置やトークンの処理方法等につい
ての情報が存在する。この時、ヘッダに関する処理は比
較的簡単に行うことが可能であっても、実際の処理対象
データに対する処理は時間がかかることがある。

このような場合、出力されるヘッダはヘッダに関する処
理が終了した時点で次の処理装置に対して出力されるが
、その後に実際に処理された処理対象データが出力され
るまで時間がかかってしまい、トークンのヘッダと実際
の処理対象データが分離されてしまって、トークンとし
て、ひとまとめになったデータとして、受け渡しが行わ
れなくなる問題が生じる。

また、このように分離されたトークンが入力され処理す
る処理装置では、ヘッダが入力され、ヘッダに関する処
理が終了した時点で、実際のデータに対する処理が可能
な状態となるが、そのデータが到着・しないため、デー
タが到着するまでの間、無駄な時間を消費してしまう。

本発明は、このようなトークン形式でデータを受け渡す
ようなデータ処理装置において、その処理装置間のデー
タの受け渡しを中介し、かつトークンが分離して伝達さ
れることを防ぐことが可能な、ＦＩＦＯを提供すること
を目的としている。

〔課題を解決するための手段〕

第ｌ図は本発明の原理図である。■１〜ＩＮはＮ個のデ
ータ保持回路で、縦続接続され、前段よりデータを取込
み、これを保持し、また後段へ出力する。２２〜２Ｎは
タグ回路で、初段データ保持回路１ｌを除＜Ｎ−１個の
データ保持回路１２〜ＩＮに対して設けられる。これら
のタグ回路は、自己（２ｉとする。ｉ＝２．３，・・・
・・・Ｎ）が属するデータ保持回路（本例ではｌｉ）に
データが存在する／しないの情報を持ち、そして前後の
タグ回路２　（ｉ−１），　　２　（ｉ＋１）へ該情報
を通知する機能と、前段データ保持回路１（ｉ−１）に
データがあり、自段データ保持回路１ｉにデータがない
とき自段データ保持回路Ｉｆに前段データ保持回路１（
ｉ−１）からデータを取込ませる信号を出力する機能を
持つ。

また２０は制御回路で、この同路は通常データの入力時
は、初段データ保持回路１ｌは該データを単に通過して
、該データは２段目データ保持回路へ送られるようにし
、そして次のデータと時間的に離れて出力されては困る
データが入力されたときは、該データを初段データ保持
回路１ｌに保持させ、次のデータが入力されたとき該保
持データを２段目データ保持回路Ｉ２へ送出する、よう
にさせる。

〔作用〕

本発明では、通常は、制御部回路２０により、初段のデ
ータ保持回路１１はデータが単に通過するように制御さ
れており、これにより、データの書き込みは２段目のデ
ータ保持回路ｌ２に対して行われる。このとき書き込ま
れたデータは、２段目のタグ回路２２及び３段目のタグ
回路２３により、３段目のデータ保持回路１３にデータ
が存在しなければ、２段目のデータ保持回路１２から３
段目のデータ保持回路Ｉ３へと転送され、同様にしてＮ
段目のデータ保持回路ＩＮへと転送され、出力される。

つまり従来のＦＩＦＯと同様の動作が行なわれる。

しかし、次のデータと時間的に離れて出力されては困る
データに関しては、制御回路２０が、その入力されたデ
ータを初段のデータ保持回路１１で保持しておき、２段
目のデータ保持回路ｌ２へは転送せず、次に書き込むべ
きデータが到着した時点で、初段のデータ保持回ｉｌｌ
で保持していたデータを２段目のデータ保持回路ｌ２へ
転送させる。その後、２段目へ転送されデータは、上述
の方法により、３段目へと転送され、同時に！Ｉｆ　＜
ｎ回路２０により初段のデータ保持回路１１は、上記次
のデータが通常データなら再びデータを通過させるよう
に制御され、該次のデータは２段目のデータ保持回路ｌ
２へ書き込まれる。

従ってこの回路は、通常は従来のＦＩＦＯとして動作し
、処理装置間のデータの受け渡しを中介することが可能
であり、さらに、次のデータと時間的に離れて出力され
ては困るデータを、次のデータと分離しないように出力
することが可能である。

〔実施例〕 第２図は、本発明の一実施例であり、曲線表示装置の構
戒を示している。曲線表示装置は、与えられた曲線を直
線列で近似する処理を行う曲線発生装置３ｌと、直線列
を描画しＣＲＴ３　３に表示を行う描画装置３２、及び
曲線発生装置３ｌと描画装置３２との間でデータの受け
渡しを中介するためのＦＩＰＯＩＯにより構威される。

曲線表示装置はデータの受け渡しをトークン形式で行う
。このトークン形式を第３図に示す。第３図（ａ）は、
曲線発生装１ｉ３１に入力されるトークン形式で、ヘッ
ダ（形弐１）４ｌ、曲線制御点列４２およびＥＯＤ４３
により構威される。ヘッダ（形式１）４１は、以降につ
づくデータが曲線の制御点列であり、その曲線制御点列
で表現される曲線を直線で近似する処理を行うことを表
している。また、ＥＯＤ４３は、トークンの終わりを表
すものである。

第３図中）は、曲線発生装置３ｌより出力され、ＦＩＦ
ＯＩＯを通り、描画装置３２に入力されるトークン形式
で、ヘッダ（形式２）４５、直線座標列４６およひＥＯ
Ｄ４７により構威される。ヘッダ（形式２）４５は、以
降につづ《データが直線の座標列であり、その直線列を
描画する処理を行うことを表している。また、ＥＯＤ４
７は、トークンの終わりを表すものである。

データ保持回路１１〜ＩＮにはｌデータが保持されるが
、ヘッダ４１．４５はこのｌデータを構威し、曲線制御
点列４２および直線座標列４６は複数データからなる。

時間的に離れて出力されては困るデータは、ヘッダ４１
．４５と、曲線制御点列４２、直線座標列４６（以下曲
線制御点列等という）の第１データである。へ・冫ダと
曲線制御点列等は処理の仕方が異なるので時間的に離れ
て出力される傾向があり（ヘッダの方が早く出力される
）、シかしヘッダだけでは曲線表示できないから曲線制
御点列等の到着を待つことになる。

ＦＩＦＯＩＯと描画装置３２との間のデータ転送はバス
を通してＤＭＡで行なわれるのが普通である．ヘッダと
曲線制御点列等が時間的に離れてしまうと、ヘッダ到着
のためバス占有をしても後続データが未到着であるから
その到着を待ち、その間バスを遊ばせてしまうなどの問
題が生じる。後続データの到着を待ってＦＩＦＯ内転送
を開始すると、上記の問題はなくなる。なお曲線制御点
列内または直線座標列内のデータは次々と発生し、時間
的に離れる恐れはまずはない。

第４図は、ＦＩＦＯの詳細を表したもので、制御回路２
０、タグ回路２２〜２Ｎ及びデータラッチ回路１１ａ＝
ＩＮａにより構威される。また第５図は、タグ回路から
の出力信号およびタグ回路への入力信号を示している。

制御回路２０には、データの書き込みのためのライト信
号Ｗ、データの書き込みが可能であることを示すレディ
／イン信号ＲＥＩ、及び、次のデータと時間的に離れて
出力されては困るデータを、次のデータと分離しないよ
うに出力することを指示するためのホールド信号Ｈが人
／出力され、さらに、２段目のタグ回路２２に対するデ
ータの書き込み信号Ｗ、及び２段目のタグ回路２２から
のデータの書き込みが可能であることを示すレディ／イ
ン信号ＲＥＩが人／出力され、制御が行われる。また、
タグ回路２１は、前段のタグ回路から出力されるレディ
／アウト信号ＲＥＱライト信号Ｗとして入力され、自段
から出力されるレディ／イン信号ＲＥＩは前段へはリー
ド信号Ｒとして入力し、こうして隣り合うタグ回路と接
続される．タグ回路２ｉの動作は、前段にデータが存在
し（これはＲＥＱ信号により知る）、かつ、自段にデー
タが存在しない（ＲＥＩ信号が出ている）場合に、前段
のデータラッチ回路１（ｉ−１）ａのデータ壱自段のデ
ータラッチ回路１ｉａへ取り込み同時に次段に対してデ
ータを保持していることを知らせる（ＲＥＱ信号を出力
する）ことである。

第６図にタグ回路の回路例を示す。図示のようにこれは
フリップフロン１ＦＦ．．ＦＦ．、インバータｈ〜Ｉｓ
、アンドゲートＧ　Ｉ””　Ｇ　ｓからなる。

前段より信号Ｗが入り、自段は信号ＲＥＩを上げている
とゲートＧ２の出力はＨ（ハイ）になり、これはインバ
ータＩ１とゲー｝Ｇ３でパルス化されて自段データ保持
回路へのデータラッチ信号ＤＬおよびフリップフロップ
Ｆ　Ｆ　＋のリセット信号になる。リセットされるとＦ
Ｆ．のＱ出力はＬ（ロー）、頁出力はＨとなり、上記パ
ルスの消滅後（自段データ保持回路がデータをラッチし
た後）、ゲートＧ，の出力はＨになり、フリップフロッ
プＦＦｆｆｉをセットする。これでＦＦ２のＱ出力（信
号ＲＥＱ）はＨ，頁出力（信号ＲＥＩ）はＬになる。

この状態で次段から信号Ｒが入るとゲー｝　Ｇ　＋の出
力はＨになり、これはフリップフロフプＦ　Ｆ　Ｉをセ
ットする。従ってＦ　Ｆ　ＩのＱ出力はＨ，Ｑ出力はＬ
になり、次段が信号Ｒ＠Ｌにしたとき（次段がデータを
取込んだとき）ゲートＧ４の出力はＨになり、これはフ
リップフロップＦＦ２をリセットする。これでＦＦｚの
Ｑ出力（信号ＲＥＱ）はＬ，Ｑ出力（信号ＲＥＩ）はＨ
になり、次段へ読取り不可、前段へ書込み可能を知らせ
る。

フリップフロップＦＦ．は、そのセット状態、リセット
状態で当該データ保持回路にデータあり、なしを表示す
る。

第２図の曲線発生装置３ｌに第３図（ａ）の形式のトー
クンが入力された場合、曲線発生装置３１では、そのヘ
ッダ４ｌを解析し、以降が曲線制御点列であり、このデ
ータを使い曲線を直線列に近似する処理であることを認
識する。また、曲線発生装置３１では、その出力が直線
列であるので、第３図（ｂ）のトークン形弐のヘッダ４
５を出力する。

このとき、曲線発生装置３ｌより出力されるヘッダは、
つづくデータ（直線座標列）と離れては困るため、ＦＩ
ＦＯＩＯにデータを書き込む際に、ライト信号Ｗと同時
にホールド信号Ｈを出力する。

一方、ＰＩＦＯＩＯでは、ライト信号Ｗと同時にホール
ド信号Ｈが人力されたので、書き込まれたデータは、初
段のデータラッチ回路１１ａに取り込み、２段目への書
き込みをしないで、保持している。

次に、曲線発生装置３１が入力されたトークンのデータ
を処理し、近似された直線列の最初のデータを出力する
とき、ライト信号Ｗを出力する。

このとき、ホールド信号Ｈは出力されない。この場合Ｆ
ＩＦＯＩＯでは、先に保持していたデータ（ヘッダ）を
２段目へ転送し、初段をデータ通過の状態にし、２段目
のデータが３段目へと転送された時点で、曲線発生装置
３ｌより書き込まれたデータを取り込む。このとき、初
段はデータを通過するために、２段円へと書き込まれる
。

ＦＩＦＯＩＯ内部では、前後に接続されたタグ回路によ
り、データの転送が行われ、２段目−３段目一・・・・
・・一Ｎ段目へと転送され出力される。このとき、デー
タの転送は１つのデータだけで行われるのではなく、複
数のデータが存在し、かつ、次段にデータが存在してい
なければ、次段へと転送が行われる。従って、先の場合
には、ヘッダと次に入力された直線座標列の最初のデー
タが、同時に次段へと転送されて行くことになる。

さらに、曲線発生装置３１からは、順次、直線座標列の
データがＦＩＦＯ　１　０に入力され、ＦＩＦＯ内１０
を転送されて、出力されて行く。ＦＩＦＯＩＯから出力
されたデータは、描画装置３２に人力され、描画装置３
２によりヘッダを解析され、以降が直線座標列であり、
このデータを使い直線を描画する処理であることが認識
され、当該処理が行なわれる。

第７図に制御回路２０での制御のフローチャートを示す
。最初は１段目ラッチをスルー状態にし■、Ｌ位装置（
第２図では曲線発生装置３１）へレディ／イン信号ＲＥ
Ｉを上げる■。然る後ライト信号Ｗの到来を監視し■、
到来したら次はホールド信号Ｈの到来を監視し■、到来
したら１段目ラッチをホールド状態にし■、到来したデ
ータは１段目ラッチへ取込む■。次はライト信号Ｗを監
視し■、到来したら２段目ラッチがレデイ／インか否か
監視し■、レディ／インなら１段目データを２段目へラ
イトする■。その後、１段目ラッチはスルー状態にし［
相］、２段目ラッチがレデイ／インか否か監視し■、レ
ディ／インなら到来したデータを、１段目ラッチを通過
させて、２段目ラッチへライトする＠。書込んだらレデ
イ／インは解除し■、２段目ラッチのレデイ／インを監
視する０。レディ／インなら前記ステップ■へ移る。他
のケースも図示の通りで、上記に準ずる。

（発明の効果〕 以上説明したように、本発明によれば、処理装置間のデ
ータの受け渡しを中介することが可能であり、さらに、
次のデータと時間的に離れて出力されては困るデータを
、次のデータと時間的に分離しないように出力すること
が可能となる。

これにより、データ処理装置間で入出力されるデータ量
が異なる場合、これを吸収することができ、さらに、′
ひとまとめ”にすべきデータを”ひとまとめ”にして転
送することが可能となり、データ処理装置を有効に利用
可能である。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例を示すブロック図、第３図はト
ークン形弐の説明図、 第４図はＦＩＦＯの詳細を示すブロック図、第５図はタ
グ回路の入出力信号の説明図、第６図はタグの回路例を
示す図、 第７図は制御回路の動作を示す流れ図である。

Claims (1)

1. 【特許請求の範囲】 １、データを保持するためのデータ保持回路を複数段、
   縦続接続し、 ２段目以降のデータ保持回路の各々にタグ回路を所属さ
   せ、これらのタグ回路には自己が属するデータ保持回路
   にデータが存在する／しないの情報を持たせ、そして前
   後のタグ回路へ該情報を通知し、前段データ保持回路に
   データがあり自段データ保持回路にデータがないとき自
   段データ保持回路に前段データ保持回路からデータを取
   込ませる信号を出力するようにさせ、 更に制御回路を設けて該制御回路により、通常データの
   入力時は初段データ保持回路は該データを通過して２段
   目データ保持回路へ送るようにさせ、次のデータと時間
   的に離れて出力されては困るデータが入力されたときは
   、該データを初段データ保持回路に保持させ、次のデー
   タが入力されたとき該保持データを２段目データ保持回
   路へ送出させるようにしてなることを特徴とするファー
   ストインファーストアウトメモリ。