JPH03502024A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH03502024A
JPH03502024A JP1501386A JP50138689A JPH03502024A JP H03502024 A JPH03502024 A JP H03502024A JP 1501386 A JP1501386 A JP 1501386A JP 50138689 A JP50138689 A JP 50138689A JP H03502024 A JPH03502024 A JP H03502024A
Authority
JP
Japan
Prior art keywords
package
metal
copper
cap
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1501386A
Other languages
English (en)
Inventor
クレーン,ヤコブ
ジョンソン,バリー,シー.
マフリカー,ディーパック
バット,シェルドン,エィチ.
Original Assignee
オリン コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレーション filed Critical オリン コーポレーション
Publication of JPH03502024A publication Critical patent/JPH03502024A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体パッケージ 本発明は広範囲の応用にあてられるが、本発明は一般的に半導体パッケージに関 し、且つ特にその品質及び信頼性を改善する非気密形の封止された半導体パッケ ージの改良された構造に関する。本発明の若干の観点は気密状態に封止された半 導体に適用できる。
1つの形式の非気密形半導体パッケージでは、リードフレーム上に支持された電 子装置はプラスチックによって成形され又はプラスチック中に封入される。別の 形式の非気密形半導体パッケージでは、アルミナセラミックの2つの部片が適当 なはんだガラスでリードフレームへ封止されて気密形のセラミックの複列パッケ ージ(CERI)IP)を形成する。
この非気密形半導体パッケージの別の変形例はカッド(quad )’パッケー ジである。カッドパッケージは、第1図、第2図及び第3図に示されている。
上述した非気密形の半導体パッケージの更に別の変形例では、金属がプラスチッ クに取って代わるためにパッケージ中へ挿入されている。金属で作られた半導体 パッケージでは、装置は通常は接着剤音用いて並びにろう付は又は溶接によって 封止される。接着剤はレーンに対する米国特許第5.740,920号及びソノ ダほかに対する米国特許第3,914,858号で教示されるように半導体パッ ケージを結合するために当業界で使用されている。
典型的なプラスチック封止半導体パッケージはハスコニに対する米国特許第4, 105,861号で教示されている。半導体パッケージは、金属、セラミック、 ガラス又はプラスチックで作られ得るベース部材を含む。
キャップ部材も金属、セラミック、ガラス又はプラスチックで作られることがで きる。また、それはリードフレームを含む。通常、パッケージはエポキシのよう な接着剤のINを含む。エポキシは通常はリードフレームとキャップ部材との間 及びリードフレームとベース部材との間に挾み込まれる。
ベース部材及びキャップ部材の材料として銅又は銅合金を使用することは従来技 術でよく知られている。
半導体パッケージに金属又は金属合金又は銅又は銅合金を使用することはバット に対する米国特許第4.524,258号で示されている。
接着剤で結合された半導体パッケージでの銅又は銅合金の使用に典型的に関連し た問題は種々の信頼性試収で鋼に対して接着剤の比較的短い寿命である。銅の上 の標準的な酸化物は信頼性試験で比較的低い寿命を生じる。
重合体対金属結合での破損、即ち接着剤とリードフレーム又は金属キャップ又は 蓋との間の破損は、水分及び他の汚染物が電気装置へ到達して腐食破損を生じる ことができる道を提供する。
本発明の主な目的01つは使用される重合体又は接着剤に対する銅又は銅合金の リードフレーム、ベース及びキャップ部材の間での結合を改善することである。
本発明の別O観点は半導体パッケージの外側へ%Vt−伝達する要求である。半 導体装置の動作中、熱が半導体チップ又はダイの面で発生きれる。従来のパッケ ージでは、発生した熱の大部分は最初に珪素チップの厚さを通して放散され、次 にろう付は材料を通して放散され又はチップを基体へ取付ける接着剤へ達し、最 後に熱はパッケージを通して放散される。パッケージ自体はしばしば熱の放散を 更に減衰させる低熱伝導度のプラスチック又はセラミックから作られている。
このため、チップからの熱伝達速度を加速するために、本発明は表面積を増加す る方法を提供し且つ熱放散が改善され得るようにベース部材の熱抵抗を減少する 方法を提供する。
従って、本発明は、電気構成要素へ連結される金属又は金属合金のリードフレー ムを有する電気構成要素のための半導体パッケージを提供する。ベース及びキャ ップ部材は銅又は銅合金材料のものである。ベース及び中ヤップ部材は、ニッケ ル、錫、コバルト、クロム、モリブデン、タングステン、チタン、ゾルコニウム 、ハフニウム、ニオブ、タンタル、ゲルマニウム、アルミニウム、及び前述の金 属の合金からなる群から選ばれた金属、金属合金、又は金属間化合物の表面のそ れぞれの上に形成された皮膜を有する。ベース及びキャップ部材は各被覆された 表面へ結合された重合体構成要素を有する。リードフレームはパッケージを形成 するためにキャップ部材及びベース部材の間で重合体構成要素中に埋設される。
本発明の別の観点では、半導体パッケージは金属又は金属合金のリードフレーム と、金属又は金属合金のキャップ及びベース部材とを有する。ベース部材は外側 表面に溝のような拡張された表面領域製電を有し、熱伝達のための追加の表面領 域を備える。この増加された表面領域は改善された熱伝達を生ずる。また、ベー ス部材はダイ取f+を体を受入れるための空所を有することができ、ベース部材 中の空所の厚さは空所の外側での、厚さよりも実質的に小さい。薄いベース空所 は半導体ダイ取付体とベース部材の外方民間との間の熱抵抗を減少させる。F娼  よシ薄いベース部材はパッケージでの熱応力及び珪素チップを減らす。
本発明の他の目的並びに手段及び利益は明らかになり又は以下で現れる。
従って、パッケージの少なくとも鋼又は銅合金のキヤツプ及びベース構成要素上 に被覆された表面を備えることは本発明の主要な目的である。銅又は銅合金へ付 加された追刀の皮膜は半導体パッケージで接着剤として使用された重合体へ一層 侶頼できる結合を生ずる表面を備えるべきである。結合に特に価値があると判明 している1つの材料は電気めっきされたニッケルであるが、電気めっきによって 又は無電解めっき、スパッター、熱浸漬、化学的蒸着及び物理的蒸着のような他 の方法によってによって与えられた他の材料がなお使用され得る。
また、熱が半導体パッケージから流れるパッケージ構成要素の外側表面領域を増 加することによって及び半導体パッケージチップ支持体の熱抵抗を減少すること によってパッケージの外側への熱伝達を増加するための装置を提供することは本 発明の別の目的である。
これらの及び他の利益は以下の説明及び図面から一層明らかになろう。
第1図は本発明の1つの実施例に従う非気密状態に封止された半導体パッケージ の横断面図であシ、第2図は本発明の実施例のうちの別0実施例に従って構成さ れた非気密状態に封止された半導体パッケージの横断面図であシ、 第3図は本発明の更に別の実施例に従って構成された非気密状態に封止された半 導体パッケージの横断面図であ)、 第4図は本発明の更に別の実施例に従って構成されたベース部材の側面図であり 、 第5図は第4図の上面図でちシ、且つ 第6図はカッドリードフレームの上面図である。
次に第1図を参照すると、第1図はベース部材12を有する非気密状態に封止さ れた半導体パッケージ10の第1の実施例を示す。リードフレーム18は内方表 面20及び外方表面22を有する。キャップ部材42が設けられ、それは内方表 面41及び外方表面43を有する。接着剤層60はリードフレーム1Bをキャッ プ部材の内方民間41へ結合する。接着剤層61はリードフレーム18をベース 部材12の内方表面14へ結合する。ベース部材12の表面上にダイ吹付体24 によって半導体チツf2Bが固定され、該半導体チップ26は導体28によって リードフレーム18へ取付けられる。
リードフレーム18が接着剤層61によってベース部材12へ取付けられる加工 中に接着剤層61C)若干が流出し且つベース部材12の側部を覆うことができ る。この過剰の接着剤の流動は、もしそれがベース部材の側部へ付着しないなら ば、重合体又は接着剤の結合を弱化させることがある。
第1図及び第2図を参照すると、及び残りの図面において、同じ又は同様な要素 は司櫟な又はプライム付の参照数字を与えられている。少なくともベース部材1 2又は12′の内側表面上に、金属又は金属合金の皮膜70が備えられている。
好ましくは、ベース部材12の全表面はもし過剰の接着剤61が側部16C>上 から流出しても接着剤結合が弱化されないように被覆される。また、皮fi70 は中ヤツデ部材420少なくとも内側表面41上に、好ましくはキャップ部材の 全表面上に設けられる。キャップ部材41又は42′及びベース部材12又は1 2′上に図示されたような皮膜70の厚さは被覆された金属又は金属合金の実際 の厚さに対する割合から離れて犬きく図示されている。典型的には、銅又は鋼基 材合金の構成要素上の皮膜は厚さ約0.01ミクロンから約50ミクロンまでで ある。
第1図で、キャップ部材42は単一の要素であり且つパッケージは典型的にはデ イクタ(DIP)及びカットバック(Quad Pac)型の応用例で使用され る。第2図の実施例は「窓フレーム」型Qパッケージでアシ、キャラf42′は 窓フレーム44とそれへ封止されたカバー45とを備える組立体である。もしカ バー45がはんだ付けにおけるような金属又は合金46によって窓フレーム44 へ封止されるならば、それは皮膜70で被覆される必要がない。もしカバー45 が封止された重合体であるならば、それは皮膜70を有するべきである。
本発明の実施において、皮膜はベース部材12とキャップ部材42との表面41 及び14の完全な内側表面を、好ましくはパッケージ構成要素12及び12′及 び42及び42′の全表面f:覆うことは理解されよう。
しかしながら、皮膜は半導体パッケージが完全に組立てられた時に封止される領 域においてだけ必要とされる。好ましくは、銅合金リードフレームは本発明の金 属又は金属合金で同様に被覆される。
使用される皮膜70は、電気めっき、無゛電解めっき、蒸着、スパッター、及び 積層を含む便利な手段によって適用されることができる。エツチングは表面を粗 くするために使用されることができる。また、皮膜700表面は幾多の手段によ って接着剤のための結合を改善するために修正されることができる。例えば、皮 膜は、酸化、不動種化又はアニールのようなめつき後処理を受けることができる 。加えて、被覆された金属はそれらの金属を、当業界で知られる手段によってめ っき加工の電気化学的パラメータを調節することによって多孔質に作ることがで きた。表面を処理するための別の手段はそれがアルミニウムで付加的に被覆され たニッケルで被覆される時に表面をもつべきである。それは次にNi−Al金属 間化合物を生ずるように熱処理される。次に、金属間化合物は表面領域を増加す るようにエツチングされる。表面を後処理するための他の手段は金属又は合金シ ラン又はチタネートで処理された表面領域のそれぞれへ適用することを含むこと ができた。被覆され九金属又は合金の別の処理は表面のそれぞれがよフ粗い表面 を備えるように酸によって化学的に作用されることである。粗い表面は重合体の 接着剤に対してよシ良好な表面であることが発見されている。
適当な皮膜t−備えるために採用され得る皮膜系の例は次の通シである。
ニッケル、ニッケルめっきは有効であることが判明されている。めっきとして備 えられることに加えて、ニッケル皮膜は化学的蒸着及びスパッター〇ような他の 手段によって作られることもできる。更に、「ニッケル」皮膜は純ニッケルであ ることができ、又はそれはニッケルの合金であることができる。合金として備え られた時には、それは望ましい酸化特性を提供すべきである。使用され、得る合 金の若干は、錫、クロム、及び/又はコバルト、銅、ホスホラス又はホウ素等を 有するニッケル合金を含む。
錫、錫は上述したようなニッケルの代替物として使用されることができる。
コバルト・、コバルト及び適当なコバルト合金は上述したようなニッケルの代替 物として使用されることがされることができる。めっきされた皮膜として使用さ れる時、ニッケル下塗のような下塗がそれと本体銅合金との間に適用されること は望ましい。これは、クロムが特性的に脆く、それ故多孔質であシ得る非常に薄 い層で適用されるので必要である。
モリブデン及びタングステン、モリブデン及びタングステンはクロムの代替物と して使用されることができる。これらの金属及びそれらの合金の皮膜を備える最 も望ましい手段はスパッター又は化学的蒸着によつ金属及びそれらの合金は使用 されることができ且つ望ましいα化特性を有することができる。銅及び銅合金材 料との相互拡散は全ぐゆりくシであシ且りこれらの金属は薄いスパッターされた 又は化学的蒸着された皮膜として使用されることができる。それらの本体鋼又は 銅合金とのゆりくシした相互拡散の故に、これらの金属による皮膜は他の最終の 皮膜との拡散障壁として使用するために特に適合することができる。
アルミニウム、アルミニウムは皮膜として使用されることができる。アルミニウ ムと本体鋼合金との間の適当なa壁、典型的にはニッケル又はコバルトは過大な 相互拡散を避けるために必要とされる。
二オデ及びタンタル、これらの金属及びそれらの合金は皮膜として使用されるこ とができる。
上に述べた種々の金属又は合金系の1つ又は他の1つで銅又は銅合金基材合金構 成要素を被覆することに加えて、所望の皮膜が所定の位置に形成されることがで きる。例えば、アルミニウムの薄い層を本体鋼合金の上に蒸着し、次に相互拡散 することによって銅−アルミニウム合金の表面層を作る。この例の場合にアルミ ニウム皮膜の厚さ及び使用される拡散方法は、脆い銅−アルミニウム金属間化合 物が相互拡散後に存在する程度まで過剰のアルミニウムが彼覆された材料の表面 上又はその近くに残留しないように確立されねばならない。
上の皮膜に加えて、黒色及び褐色鋼酸化物を含む転化型皮膜が接着剤を金属及び 金属合金へ結合するために有効であることが分かつている。これの簡単な検討が 以下に与えられる。
黒色酸化物 黒色酸化物は銅を酸化鋼へ酸化するために高温アルカリ性亜塩素酸 塩溶液を使用する。ホスフェートが触媒として加えられる。この酸化物の性質、 即ちその結晶度並びにそれが含む酸化第−銅及び酸化第二銅の量は、浴の温度並 びに亜塩素酸塩及び水酸化物の!1度と共に変化する。このために、現今の商業 的な酸化物浴は2つの範躊、即ち比較的長い針状結晶からなる伝統的な黒色酸化 物と、よシ小さくよシ敬密な結晶からなる褐色又は赤色酸化物(エイ・エッチ・ リ−)’Orアイーヒー會シー〇ワールド・コンファレンス・ゾロシーディンゲ ス」、ニューヨーク、ニューヨーク州、1984年、l−01頁)とに入る。
下の第1表は褐色及び赤色酸化物及びそれと関連した典型的な浴の例を例示する 。
第  1  表 亜塩素酸ナトリウム  80g/L      15〜60g/L水酸化ナトリ ウム   40g/L       5〜10g/L燐酸ナトリウム   5〜 10g/L      5〜10g/L運転      88〜96℃     60〜96℃温度      (87,7〜96.1°C)(60〜96.1° C)(190〜205°F+)   (140〜205’F)説明され且つ開示 された先の系の全ては例として考えられるべきであシ、確立された規準を満たす 他の皮膜が轟業者によって案出され、ベース材料の表面に所望の酸化特注を有す る比較的薄い材料を提供し得ることは理解される。
銅又は鋼合金のキャップ及びベース部材をニッケルで被覆する際に、本発明は約 15ミクロン及びそれよシ小さい厚さ、好ましくは約10ミクロンよシ小さい厚 さを有する0、012 ;/I!(0,5)ミルの粗く鈍い灰色のニッケルめっ きを得るために次の方法を使用する。
めっき処理を始めるために、ニッケルめっき浴が準備される。典型的な浴は次の 近似的な組成を有するスル7アメート浴である。
蒸留水−10001d 硫酸ニッケルー350 gm 塩化ニッケルー45 gm ホウ酸−58gm ラウラル硫酸ナトリウムー100ppmx湿潤剤として。
浴は一定温度60℃に保たれる。溶液の−は3及び4の間に維持される。
金属構成要素はアセトン/メタルアルコールによる完全な脱脂及び洗浄によって 調製される。構成要素は更に表面洗浄のために希酸に浸漬されることができる。
金属構成要素は次に複ニッケル7ノードを用いて両側でめっきされる。浴は常時 攪拌され且つ電流密度は約0.01 amp / 0M2に保たれた。生じたニ ッケルめっきは約0.0127111 (0,5ミル)厚さであシ且り粗く鈍い 灰色の表面地肌を有する。
本発明で用いられた非気密状態の半導体パッケージ10又は10′は接着剤シー ラント20によって一緒に結合された銅合金リードフレーム18を有する銅又は 銅基材合金のキャンプ42又は42′及びベース12を備える。接着剤は好まし くは充填剤入シの、又は充填剤入シが好ましいが無充填のエポキシである。エポ キシへの銅の結合寿命は通常は通常の加速された蒸気ポット該層で決定される。
試雇は金属への接着剤の結合の破損規準の1つとして蛍光ダイの貫入を使用する 。
チップ上の回路構成又は相互連結の破損は電気的に検知される。この試験は次の 参考文献で充分に説明されている。ケイ・オがワ、ジエイ・スズキ、ケイ・サノ の「自動的に制御された二種圧力調理器試験設備」IEEB  Trans、    on  Re1iabili my  % R−32巻 (1983);ケ イ・オガワ、ゾエイ・スズキ、ケイ・サノの1゛新しい圧力調理器試験を用いる プラスチック封入集積回路の信頼性評価J InL’l Soc、 for T esting and FailureAnalysis 、 75−80頁、 (1981);ダブリュー・ジュロエン、ゾエイ争スペンサー、ゾエイφプライ アンほかの[プラスチック一体化回路の信頼性試験及び応力」、Re1iabi lity Physics 、  19回年次会報、1981、IEEE 、  0rlando ;及びゾエイーエ7・ガンほかのプラスチック封入半導体構成 要素を査定する丸めの高温度湿度応力試験の評価J Re1iability  Physics 、 21回年次会報、1983、IEEE 、 phoeni x 。
問題は鋼上の通常の酸化物が強くなく、温度依存特性が表面において接着剤結合 を弱化することである。
加えて、スタンプ加工されたリードフレームの横断面が鋭利な角をもつ矩形であ る。従来の熱処理中に、これら角に誘起さnた応力は金属に対する接着剤の結合 に破損を起こすことがある。
温度依存問題に対抗し、重合体の機械的インターロックを改善し、且つリードフ レーム上の応力集中を減らすための幾多の技術が以下に提示される。これらの技 術は銅対重合体結合寿命のかなシの改善を生ずると期待される。
本発明によれば、金属の薄い層が、説明したような付着技術によって、好ましく は電解又は無電解めっきによって、少なくともキャップ42又は42′及びペー ス部材12の上に被覆される(プラスチック封入に先立って)。ニッケルのよう な金属は改善された金属対重合体結合寿命に通じる銅合金よシも少ない活性及び /又は選択性を有すると信じられる。
別の改良が付着された金属の酸化又は不動態化のようなめつき後処理によって又 は先に検討したような転化皮膜を付加することによって実現され得る。不動態化 及び酸化に関連した多くの技術的観点はフランクンタール及びクルーガーによっ て編集された電気化学学会による金属の不動態化で説明されている。金属−重合 体結合の向上はめつきされた層と重合体の間の機械的インターロックを改善する ことによって達成されることができる。
機械的インターロックの向上は幾多の技術によって達成され得る。1つそのよう な技術では、めっきは電気めっき浴の電気化学的パラメータを調節することによ って多孔質に作られ得る。別の技術は局部的な体積収縮によって又はめつきされ た層で若干の要素を選択的にエツチングすることによって行われる皮膜に相転移 を誘起することを含む。これらの技術はポランほかに対する米国特許第4,46 8,293号及びプランほかに対する米国特許第4,515.671号で教示さ れている。
無電解ニッケルめっきは熱処理によって多孔質に作られることができる。この多 孔質のめつきは機械的インターロックのための増大された表面領域及び場所を備 える。無電解ニッケルめっきはホスホラスのかなシO量を含む。ホスホラスの含 量は10重量優位高いことがある。その後の熱処理中に、燐化物生成が起こシ、 それはかなpO量の収縮と関連する。体積収縮は多孔性を生じる。多孔性の体積 率は熱処理中に生成する燐化物の量に比例する。典型的には、10〜20体積パ ーセントの多孔性が得られる。
機械的インターロック向上のための別の技術は基材の銅との拡散誘起された金属 間生成及び次に残りの金属めっきをエンチングすることを含む。これはよシ良好 な接着のための粗い表面を備える。Snめっきされた銅合金がその後の熱処理中 にCu−8n金属間化合物を生成することは当業界でよく知られている。金属間 化合物は硬く且つ脆い。金属間化合物の量は処理の温度及び時間に依存する。金 属間化合物は表面において触媒作用を変える。また、それらは表面をよシ粗くす る。
種々の金属間化合物のうち、本発明はCu3 Sn及びCu6Sn5の使用を含 む。加えて、銅合金はニッケル(Ni )でめっきされ、次にアルミニウム(A 1)で被覆され、熱処理されてNi−Al金属間化合物を生ずることができ且つ その表面を粗面化して増大した表面領域t−nえ且つ接着剤とのよシ良好な機械 的インターロックを備えることができる。
別の方法では、めっきパラメータは「プントリティックな」表面生成を銅の上に 生ずるように操作される。
例えば、成る応用では、粗い表面は電流及び電圧操作によって得られる。同様な パラメータはニッケル又は錫めっきのために決定されることができる。これはパ ータサラチに対する米国特許第4,551,210号で教示されている。
また、無機質表面上のシラン又はチタネート処理は重合体接着剤結合を改善する ために知られている。しかしながら、そのような処理は銅表面で働かない。ここ で再び、金属又は金属合金による鋼上のめつきは新しい表面を備え、それは次に シラン又はチタネートで処理されることができる。めっきは新しい表面を備える のみならず、リードフレームの横断面の鋭い角を滑らかにし、それによシ応力集 中を変化させる。
金属対重合体結合を改善するための最後の技術は表面を化学的に作用させて表面 粗さを増し、よシ良好な機械的インターロックを備え且つ応力集中部分を滑らか にすることである。酸及びそれらの複合物はこの目的を達成するために使用され ることができる。皮膜は該技術のどれかを用いてベース及びキャップ部材へ適用 されることができる。
好適な実施例では、皮膜はそれをベース及びキャンプ部材の表面へ電気めっきす ることによって適用される。許容し得る皮膜厚さの範囲は0.01 ミクロンか ら50ミクロンまでである。皮膜厚さの好適な範囲は0.1ミクロン21iら1 5ミクロンまでである。皮膜厚さは全体的に有効であるためには50ミクロン又 はそれ以下である。50ミクロンより上の皮膜厚さはキャップ及びベース部材へ の結合を弱化し始める。皮膜厚さが増大するにつれて起こる別の現象は、熱抵抗 の増加、及びチップ、ベース及びキャップからの熱放散の減少である。熱放散の 変化は、キャップ、ベース又はリードフレームに用いられた銅又は鋼合金よシも 低い熱伝導度を有する部材の増加された厚さに由来する。もし使用された皮膜が ニッケル又はニッケル合金であるならば、それはよシ低い伝導度を有する。それ 故、皮膜の厚さは最適な熱伝達を得るために最小限にされるべきである。
幾多の試験が有効な結合が銅合金のめっきの上にできたかを決定するために行わ れている。試験では、異なる種類のニッケルめっきとの及びめっきされない構成 要素との比較がなされた。試験は種々の時間増分で行われ且つめつきされた試料 に対するエポキシの接着のパーセントが測定された。試験は破損規準として蛍光 ダイの貫入を用いる。試験で用いられた多ピンパツケージが2気圧及び121℃ の蒸気雰囲気中で糧々の時間増分の間圧力調理器中に置かれた。下の表は得られ た結果の要約である。第u表は金属に対するエポキシ結合が銅合金をニッケルで めっきしたことによってかなシ改善されたことを示している。また、表は鈍く且 つ粗いニッケルめっきが明るく平滑であるニッケルめっきと比較してエポキシ及 び銅の間によシ良好な結合を備えることを示している。
第 II  表 200時間  600時間  400時間非めり1構成要素 10[)%     67%   NTNiめ’)き鈍く粗い 100%   100%    1 00%条件       EC+DA十熱音波結合+キャップシール十ウェーブ はんだ100時間  200時間  300時間Niめりき鈍く粗い 100%    100%    67%Niめつき明るく平滑 67%    50%      0%NT=試峡なし 本発明の最も好適な実施例では、半導体バクケージのリードフレームはニッケル めっきされることができる。リードフレーム18は第4図に示すようにその縁部 の2つに鋭い尖端ヲ有するように示されている。これらの尖端は応力集中を発生 することができ且つ結合を弱化させることができる。上述したように鋭い縁部を 含むリードフレームの全表面ヲ仮覆することによって、リードフレームの尖端に おける応力は減少される。
皮膜、はリードフレームの全露出表面′(i−覆うべきである。
通常はリードフレームへ結合する接着剤は被覆された表面へ結合される。接着剤 は結合すべきよジ大きな表面領域を有し且つ重合体とリードフレーム、キャップ 部材及びベース部材との間のよシ良好な結合を備える。
このため、リードフレーム上の皮膜の使用は通常はリードフレームの幾何形状と 関連した問題を減らし又は排除すべきである。
本発明はスタンプ加工されたリードフレームを有するパンケージに関する。第6 図がスタンプ加工されたカッドリードフレームを例示していることに注目された い。スタンプ加工されたリードフレームは典型的には不規則な横断面を有する。
不規則性はリードフレームの鋭い角と最も関連している。リードフレームの鋭い 角72は非常に不十分な重合体対金属結合を生じる。
本発明は金属又は金属合金がリードフレームへめっきされ且つめつきが鋭い角を 取囲むことを備える。これはよシ良好な結合表面を有するリードフレームを得る 。
他方、リードフレームは広く使用される代替的な設計を有することができた。こ の代替的設計はエツチングされたリードフレームである。このリードフレームは 丸くされた角を備え、又はそれはより対称的な幾何形状を有する。このため、こ の設計のリードフレームは良好な重合体対金属結合を得るために本発明で説明さ れためつきを必要としない。
第5図に、本発明の別の実施例による半導体パンク−ゾのベース部材12’が図 示されている。ベース部材17′はその外側表面上にベース部材1γを償切って 延びる一連の溝80を有する。これは平らな表面と比較してベース部材の表面に 増加され比表面領域を備える。
ベース部材への溝のけ加は熱がベース部材から伝達される追加の表面領域を備え る。表面領域の増加はもしベース部材1γが部材12又は12′の代わシに用い られるならば半導体パッケージ10又は10′の熱放散を改善する。半導体チッ プ26は通常は第1図におけるようにダイ取付体24上の空所50中に取付けら れる。
チップ26自体は半導体パッケージ10又は10′を去るために最小の抵抗の経 路を求める熱を発生する。チップからの熱はパッケージ10又は10′の壁を通 して放散する前に小さい距離流れる。溝80によって設けられた特別の表面領域 の追加によって、熱放散はベース部材1γを通して最大限にされる。増加された 表面領域はチップ26からの対流熱伝達を増加する。パッケージからの熱放散は 囲い中でのベース部材1γの熱抵抗が最小限にされた時に最大限にされる。空所 50は、適当なワイヤ結合を許し且つベース部材1γの空所部分における厚さを 減らす閉さまで作られる。空所からの熱の伝導は空所50中でのベース部材1γ の厚さに直接に関係する。このため、ベース部材の厚さは熱が空所の外側へ一層 容易に伝達されるのを可能にするために最小限にされる。ベースの外側へ放散さ れる熱に対する空所の下の金属の厚さの関係を示す簡単な式は次の式によって与 えられる。
θ =θ 十〇 Ja     Jc     ca θ、aは全熱抵抗である。
θ3oはベース部材の外側表面へのチップの熱抵抗である。
θ。ユはパッケージから囲いへの熱抵抗である。
θ、。の重要な部分は、 B に比例する。TB=ベース部材の厚さ、KB−ベース部材の伝導度、及びAB= ベース部材の表面積である。
従って、上の式に従えば、ベース部材の厚さは熱抵抗θ、。に直接の関係を有す る。厚さが減少するにつれて、熱抵抗は比例して減少する。このように、ベース 部材の銅又は銅合金のような高伝導度の材料を使用すること及び表面積を増加す ることによって、珪素チップからの熱伝達の最大量が実現され得る。
半導体装置の動作中に発生される熱は主として半導体チップ又はダイの面上にあ る。通常のパッケージでは、熱の大部分は珪素チップの厚さを通)、次にチップ 26をベース部材12又は12′又は1γへ取付ける囲い材料を通る熱伝達によ って除去される。珪素の熱伝導度は金属の半導体パッケージで使用される銅の熱 伝導度よシも低い。たとえ珪素の熱伝導度が絶対的に制限するファクターでない としても、珪素チップのために熱伝達に要求される温度降下はこの温度差かチッ プの表面の温度を上げる作用を有するので依然重要である。従って、パッケージ 10又は10′の表面積を増加することは通常は外部手段によってなされる。バ ットに対する米国特許第4,410,927号は半導体パッケージへの外部部材 の追加がユニットの外側への熱伝達を改善することを教示している。
第3図でベース部材1γは外側表面に溝80を有する。溝80の追加はベース部 材17’の表面積を増加する。表面積の増加はよシ多くの熱がパッケージから伝 達されることを可能にする。このため、増加された表面領域はチップ26からの 熱放散量を増加する。
また、第3図で、ベース部材12”の外側表面16中に作られ得る裏側空所90 が設けられる。この空所はチップ26が配置される空所50の下の裏側表面の部 分を除去することによって設けられることができる。
これはベース部材1γの厚さを更に減らす。裏側空所は3つの重要な利益を有す る。第一に、グイ取付は加工後、81チツプ上の熱応力を減らすことが期待され る。81チツプ上の平均応力は次のように求められる(「二ンジニアリッグ・デ デイン」ゾエイ・ファウペル著、John Wiley & 5ons 、 i  964 t−参照)。
式中、下けぎ文字siは珪素を表し且っcuは銅ベースを表す。記号α(アルフ ァ)は線熱膨張係数を表し、Tは温度勾配でめシ且つEは弾性率である。上の式 を用いて、結果は下の第■表で作表される。表はチップの基体の種々の銅厚さに 対する$1チップ上の応力を例示する。
第1表 銅の厚さ    珪素上の応力 (1111)  (インチ)    (Mpa)  (ksi)1.78 0. 07   445.0 64.251.02 0.04   332.3 48 .20.25 0.01   174.4 25.5計算は8.89111 ( 0,35” )幅、0.511u (0,02’)厚のSiチップへ剛固に結合 された1 1.4311 (80,45”)幅の銅基体をとる。表はチップの下 のよシ薄い銅部分を有する利益を明瞭に示している。応力はかなり減少されてい る。
裏側空所の第二の利益は厚さの減少に比例して熱抵抗が減少することである。最 後に、裏側空所の第三の利益はベース部材の確定した量の重量減少でろシ、セル は重量が第一に考照される航空宇宙応用で重要であこの空所90はかなシの数の 手段によって作られることができる。1つの手段はベース部材−ti械加工しく 座ぐシ加工し)、ベース部材の池の部分の厚さよシも実質的に小さい空所塵さを 形成することによってできる。好ましくは、薄くされた部分95は約0.012 711(5ミル)カら約0.07620(30ミル)までである。
第3図に示したベース部材は気密状態又は非気密状態のいずれの状態のパッケー ジで使用されることができる。もし非気密状態のパッケージ封止が使用されるな らば、使用される接着剤材料はエポキシであることが最も望ましい。その場合、 本発明では、ベース1γ、リードフレーム18及びキャップ42を形成するため に使用される金属又は金属合金は銅又は銅合金のようなどんな材料でもよい。好 ましくは、エポキシと非常に強く結合し且つパッケージの寿命予測値を増加する 薄い討入性酸化物皮膜が設けられる。この酸化物は、若干の銅合金を適当に処理 することによって又は先に説明した実施例におけるようなニッケルのような酸化 物を形成する金属又は金属合金で被覆することによって設けられることができる 。
もしベース部材が気密状態のパッケージに使用されるならば、使用される封止材 料はガラスが最も望ましい。
ベース部材の拡張された表面領域を得るための多くの他の方法がちる。例えば、 プントリック皮膜がベース部材の外方表面へ寸加されることができた。本発明又 は図面によって説明さ1ないが本発明に適用し得るベース部材に満足な溝の多く の形状がちる。
上述した目的、手段、及び利益をiM 、FAする小電力又はかなシの電力を消 費する集積回路及び別個の装置のパッケージで使用するに特に適する多数の実施 例が本発明に従って提供されたことは明らかである。本発明はその実施例と関連 して説明したが、多くの変更、修正、及び変形が上説明に鑑みて当業者に明らか になることは明白である。従って、全てのそのような変更、修正、及び変形が請 求の範囲の精神及び広い範囲内に入ると悟ることは意図される。
補正書の翻訳文提出書 (非法帽84船7組組平成2年7月3日 園

Claims (1)

  1. 【特許請求の範囲】 1.電気構成要素(26)のための半導体パッケージ(10)であつて、 第一(20)及び第二(22)の対向する表面を有し且つ前記電気構成要素(2 6)をそれへ連結させるようになつている金属又は金属合金のリードフレーム( 18)と、 第一及び第二の対向する表面(14)を有し、それらの間に側部を有する銅又は 銅合金のベース部材(12)と、 第一(41)及び第二(43)の対向する表面を有し、それらの間に側部を有す る銅又は銅合金のキヤツブ部材(42)と、 前記ベース(12)及びキャップ(42)部材が前記第一(14、41)又は第 二(14、43)の表面の少なくとも1つの上に、ニッケル、錫、コバルト、ク ロム、モリブデン、タングステン、チタン、ジルコニウム、ハフニウム、ニオブ 、タンタル、ゲルマニウム、アルミニウム及び上記の金属の合金からなる群がら 選ばれた金属又は金属合金の皮膜(70)を有することと、 前記ベース部材(12)の被覆された表面(70)を前記キヤツプ部材(42) の被覆された表面(70)へ結合するための重合体構成要素(60、61)であ つて、前記リードフレーム(18)が前記重合体構成要素(60、61)中に埋 設され且つ前記バース(12)及びキヤツプ(42)部材の間に配置された重合 体構成要素(60、61)と、 を特徴とする半導体パッケージ。 2.請求項1に記載されたパツケージ(10)において、前記皮膜(70)がニ ッケル又はニッケル基材合金からなることを特徴とするパッケージ。 3.請求項2に記載されたパッケージ(10)において、皮膜(70)が結合を 改善するために前記キヤツブ及びベース部材の表面(14、41)の粗面を備え ることを特徴とするパッケージ。 4.請求項1に記載されたパツケージ(10)において、皮膜(70)が電解め つき又は無電解めつきであることを特徴とするパッケージ。 5.請求項1に記載されたパッケージ(10)において、リードフレーム(18 )のために使用される金属又は金属合金が銅又は銅基材合金であることを特徴と するパッケージ。 6.請求項5に記載されたパツケージ(10)において、皮膜(70)が前記部 材の側部(16)及び各表面(14、41、43)へも適用されたことを特徴と するパッケージ。 7.請求項5に記載されたパツケージ(10)において、皮膜(70)が前記部 材の結合された表面(14、41)へ、その側部(16)へ及びリードフレーム (18)へ適用されたことを特徴とするパッケージ。 8.請求項1に記載されたパッケージ(10)において、前記皮膜(10)が前 記キヤツプ(42)及びベース部材(12)の全表面(14、16、41、43 )及び前記リードフレーム(18)へ適用されたことを特徴とするパッケージ。 9.請求項1に記載されたパッケージ(10)において、重合体構成要素がキヤ ッブ部材(42)及びリードフレーム(18)の間の第一のシート(60)と、 リードフレーム(18)及びベース部材(12)の間の第二のシート(61)と からなることを特徴とするパッケージ。 10.請求項9に記載されたパツケージ(10)において、結合がキヤツプ部材 (42)、第一のシート(60)、リードフレーム(18)、第二のシート(6 1)及びベース部材(12)の間のラミネートからなることを特徴とするパッケ ージ。 11.請求項1に記載されたパツケージ(10)において、前記パッケージ(1 0)が複列パッケージであることを特徴とするパッケージ。 12.請求項1に記載されたパツケージ(10)において、パツケージ(10) が正方形の形状を有するカッドパッケージであることを特徴とするパッケージ。 13.請求項1に記載されたパツケージ(10)において、皮膜(70)が0. 01〜50ミクロンの間の厚さを有することを特徴とするパツケージ。 14.請求項1に記載されたパツケージ(10)において、厚さが0.1〜15 ミクロンの範囲にあることを特徴とするパッケージ。 15.電気構成要素(26)のための半導体パッケージ(10′)であつて、 第一(20)及び第二(22)の対向する表面を有し且つ前記電気構成要素(2 6)をそれへ連結させるようになつている金属又は金属合金のリードフレーム( 18)と、 第一(14)及び第二の対向する表面を有し、それらの間に側部(16)を有す る銅又は銅合金のベース部材(12′)と、 銅又は銅合金のキヤツプ部材(42′)であつて、該キヤツプ部材(42′)が フレーム部材(44)及びカバー部材(45)を備え、前記フレーム部材(44 )及び前記カバー部材(45)がそれぞれ第一及び対向する表面を有し、それら の間に側部を有する銅又は銅合金のキヤツプ部材(42′)と、 前記ベース(12′)及びフレーム部材(44)が前記第一又は第二の表面の少 なくとも1つの上に、ニッケル、錫、コバルト、クロム、モリブデン、タングス テン、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、ゲルマニウム、 アルミニウム、及び上記の金属の合金からなる群から選ばれた金属又は金属合金 の皮膜(70)を有することと、 前記ベース部材(12′)の被覆された表面(70)を前記フレーム部材(44 )の被覆された表面(70)への重合体構成要素結合(60、61)であつて、 前記リードフレーム(18)がその中に埋設され且つ前記ベース(12′)及び フレーム部材(44)の間に配置された重合体構成要素結合(60、61)と、 前記キヤツプ部材(45)が前記フレーム部材(44)へ封止されたことと、 を特徴とする半導体パッケージ。 16.請求項15に記載されたパッケージ(10′)において、前記皮膜(70 )がニツケル又はニツヶル基材合金からなることを特徴とするパッケージ。 17.請求項15に記載さ九たパッケージ(10′)において、皮膜(70)が 結合を改善するために前記ベース(12′)及びキヤツプ部材(42′)の表面 の粗面を備えることを特徴とするパッケージ。 18.請求項15に記載されたパッケージ(10′)において、皮膜が電解めつ き又は無電解めつきであることを特徴とするパッケージ。 19.請求項15に記載されたパッケージ(10′)において、リードフレーム (18)のために使用される金属又は金属合金が銅又は銅基材合金であることを 特徴とするパッケージ。 20.請求項15に記載されたパツケージ(10′)において、皮膜(70)が 前記部材(12′、44、45)の側部及び各表面へも適用されたことを特徴と するパツケージ。 21.請求項15に記載されたパッケージ(10′)において、皮膜(70)が 前記部材(12′、44、45)の全表面へ、その側部へ及びリードフレーム( 18)へ適用されたことを特徴とするパッケージ。 22.請求項15に記載されたパッケージ(10′)において、前記皮膜(70 )が前記キャップ(42′)及びベース部材(12′)の全表面及び前記リード フレーム(18)へ適用されたことを特徴とするパッケージ。 23.請求項15に記載されたパツケージ(10′)において、重合体構成要素 がキヤッブ部材(42′)及びリードフレーム(18)の間の第一のシート(6 0)と、リードフレーム(18)及びベース部材(12′)の間の第二のソート (61)とからなることを特徴とするパツケージ。 24.請求項23に記載されたパツケージ(10′)において、結合がキヤツプ 部材(42′)、第一のシート(60)、リードフレーム(18)、第二のシー ト(61)及びベース部材(12′)の間のラミネートからなることを特徴とす るパッケージ。 25.請求項15に記載されたパッケージ(10′)において、前記パッケージ (10′)が複列パッケージであることを特徴とするパッケージ。 26.請求項15に記載されたパッケージ(10′)において、パツケージ(1 0′)が正方形の形状を有するカッドパッケージであることを特徴とするパッケ ージ。 27.請求項15に記載されたパッケージ(10′)において、皮膜(70)が 0.01〜50ミクロンの間の厚さを有することを特徴とするパッケージ。 28.請求項15に記載されたパツケージ(10′)において、厚さが0.1〜 15ミクロンの範囲にあることを特徴とするパッケージ。 29.電気構成要素(26)のための半導体パッケージ(10′′)であつて、 前記電気構成要素(26)をそれへ連結させるようになつている第一(20)及 び第二(22)の対向する表面を有する金属又は金属合金のリードフレーム(1 8)と、 第一及び第二の対向する表面を有し、それらの間に側部を有するベース部材(1 2′′)と、第一(41)及び第二(43)の対向する表面を有し、それらの間 に側部を有するキヤツプ部材(42)と、前記ベース部材(12′′)が内方及 び対向する外方表面を有し、対向する外方表面が平らな表面と比較して増加され た表面領域を有することと、 を特徴とする半導体パッケージ。 30.請求項29に記載されたパツケージ(10′′)において、前記ベース部 材(12′′)がダイ取付部(24)を受けるための第一の空所(50)を前記 内方表面中に有し、且つチップの下のベース部材の厚さが前記ベース部材の厚さ よりも実質的に小さく、それにより前記ベース部材(12′′)はチップ(26 )上に減少された応力を生じ且つ半導体ダイ取付部(24)及びベース部材の外 方表面の間の熱抵抗を減らすことと前記リードフレーム(18)を前記キヤツプ (42)及びベース部材(12′′)へ結合する装置とによつて増加された熱伝 達を生じ、リードフレーム(18)がキヤツプ(42)及びベース部材(12′ ′)の間に配置されていることを特徴とするパッケージ。 31.請求項30に記載されたパッケージ(10′′)において、前記増加され た表面領域が前記ベース部材(12′′)の前記外方表面中の一連の溝(80) からなることを特徴とするパッケージ。 32.請求項30に記載されたパツケージ(10′′)において、前記外方表面 が前記第一の空所(50)と反対側に第二の空所(90)を設け、前記第一(5 0)及び第二(90)の空所の間での前記ベース部材(12′′)の前記厚さが 前記ベース部材の厚さよりも実質的に小さいことを特徴とするパツケージ。 33.請求項30に記載されたパツケージ(10′′)において、前記ベース( 12′′)及びキヤツプ(42)部材が、前記第一又は第二の表面の少なくとも 1つの上に、ニッケル、錫、コバルト、クロム、モリブテン、タングステン、チ タン、ジルコニウム、ハフニウム、ニオブ、タンタル、珪素、ゲルマニウム、及 びアルミニウム及び上記の金属の全ての合金からなる群から選ばれた金属又は金 属合金の皮膜(70)を有することと、 前記ベース部材(12′′)の被覆された表面を前記キヤツブ部材(42)の被 覆された表面(70)へ結合する重合体構成要素(60、61)と、前記リード フレーム(18)が前記ベース(12′′)及びキヤツプ(42)部材の間の範 囲内にあることと、中に埋設された前記リードフレーム(18)と結合する重合 体構成要素と、 を特徴とするパッケージ。 34.請求項32に記載されたパッケージ(10′′)において、前記ベース( 12′′)及びキヤツプ(42)部材が、前記第一又は第二の表面の少なくとも 1つの上に、ニッケル、錫、コバルト、クロム、モリブデン、タングステン、チ タン、ジルコニウム、ハフニウム、ニオブ、タンタル、珪素、ゲルマニウム、及 びアルミニウム及び上記の金属の全ての合金からなる群から選ばれた金属又は金 属合金の皮膜(70)を有することと、 前記ベース部材(12′′)の被覆された表面(70)を前記キヤツプ部材(4 2)の被覆された表面(70)へ結合する重合体構成要素(60、61)と、前 記リードフレーム(18)が前記ベース(12′′)及びキヤツプ(42)部材 の間の範囲内にあることと、中に埋設された前記リードフレーム(18)と結合 する重合体構成要素(60、61)と、を特徴とするパッケージ。 35.請求項29に記載されたパッケージ(10′′)において、キヤツプ(4 2)及びベース(12′′)部材の前記金属及び金属合金が銅又は銅合金である ことを特徴とするパツケージ。 36.請求項30に記載されたパツケージ(10′′)において、キヤツプ(4 2)及びベース(12′′)部材の前記金属及び金属合金が銅又は銅合金である ことを特徴とするパッケージ。 37.請求項31に記載されたパツケージ(10′′)において、キヤツプ(4 2)及びベース(12′′)部材の前記金属及び金属合金が銅又は銅合金である ことを特徴とするパッケージ。 38.請求項29に記載されたパツケージ(10′′)において、前記リードフ レーム(18)が銅又は銅合金であることを特徴とするパッケージ。 39.請求項30に記載されたパッケージ(10′′)において、前記リードフ レーム(18)が銅又は銅合金であることを特徴とするパッケージ。 40.請求項31に記載されたパツケージ(10′′)において、前記リードフ レーム(18)が銅又は銅合金であることを特徴とするパッケージ。 41.請求項32に記載されたパツケージ(10′′)において、前記リードフ レーム(18)が銅又は銅合金であることを特徴とするパッケージ。 42.請求項31に記載されたパツケージ(10′′)において、前記皮膜(7 0)が結合を改善するために前記キヤツプ(42)及びベース(12′)部材の 表面(41、14)の粗面を備えることを特徴とするパツケージ。 43.請求項31に記載されたパッケージ(10′′)において、前記皮膜(7 0)が前記部材(12′′、42)へ電解めつき又は無電解めつきによつて適用 されることを特徴とするパッケージ。 44.請求項31に記載されたパツケージ(10′′)において、前記リードフ レーム(18)が金属又は金属合金で被覆されたことを特徴とするパッケージ。 45.請求項31に記載されたパツケージ(10′′)において、前記金属又は 金属合金が銅又は銅合金であることを特徴とするパッケージ。 46.電気構成要素(26)のための半導体パツケージ(10)を形成するため の方法であつて、第一(20)及び第二(22)の対向ずる表面を有し且つ前記 電気構成要素(26)をそれへ連結させるようになつている金属又は金属合金の リードフレーム(18)を備えることと、 第一(14)及び対向する第二の表面を有し、それらの間に側部(16)を有す る銅又は銅合金のベース部材(12)を備えることと、 第一(41)及び第二(43)の対向する表面を有し、それらの間に側部を有す る銅又は銅合金のキヤツプ部材(42)を備えることと、 前記ベース及びキヤツプ部材を、前記第一又は第二の表面の少なくとも1つの上 に、ニッケル、錫、コバルト、クロム、モリブデン、タングステン、チタン、ジ ルコニウム、ハフニウム、ニオブ、タンタル、珪素、ゲルマニウム、アルミニウ ム及び上記の金属の合金からなる群から選ばれた金属又は金属合金の皮膜(70 )で被覆することと、 重合体構成要素(60、61)を前記ベース部材(12′′)の表面(14)へ 及び前記キヤッブ部材(42)の表面(41)へ結合し、前記リードフレーム( 18)が重合体によつて結合されたベース(12)及びキヤツブ(42)部材の 間でその中に埋設されることと、のステツプを特徴とする半導体パツケージを形 成する方法。 47.請求項46に記載された方法において、リードフレーム(18)のところ の金属又は金属合金が銅又は銅合金であることを特徴とする方法。 48.請求項46に記載された方法において、前記皮膜(70)が結合を改善す るために前記キヤツプ(42)及びベース(12)部材の表面(41、14)の 粗面を備えることを特徴とする方法。 49.請求項46に記載された方法において、前記金属又は金属合金(70)が 前記キヤツプ(42)及びベース(12)部材の前記表面(41、14)へめつ きされることを特徴とする方法。 50.請求項46に記載された方法において、前記表面(41、14)へ被覆さ れた前記金属又は金属合金(70)がめつき後処理を受けることを特徴とする方 法。 51.請求項46に記載された方法において、前記めつき後処理が酸化であるこ とを特徴とする方法。 52.請求項46に記載された方法において、前記めつき後処理が不動態化であ ることを特徴とする方法。 53.請求項46に記載された方法において、前記表面(41、14)のそれぞ れに被覆された金属又は金属合金が前記金属の電気的化学的パラメータを調節す ることによつて多孔質に作られることを特徴とする方法。 54.請求項46に記載された方法において、前記表面のそれぞれへ適用される 金属又は金属合金がニツケルであり、該ニッケルがアルミニウムの薄い層で被覆 され、且つ前記被覆された表面(41、14)がNi−Al金属間化合物を生ず るように処理され、且つ前記被覆された表面(41、14)が大きい表面積を備 えるようにエッチングされることを特徴とする方法。 55.請求項範囲46に記載された方法において、前記表面(41、14)のそ れぞれへ適用される金属又は金属合金(70)がシラン又はチタネートで処理さ れることを特徴とする方法。 56.請求項46に記載された方法において、前記表面(41、14)のそれぞ れへ適用される金属又は金属合金(70)が酸によつて化学的に作用されること を特徴とする方法。
JP1501386A 1988-01-04 1989-01-04 半導体パッケージ Pending JPH03502024A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US140,859 1988-01-04
US07/140,859 US4888449A (en) 1988-01-04 1988-01-04 Semiconductor package

Publications (1)

Publication Number Publication Date
JPH03502024A true JPH03502024A (ja) 1991-05-09

Family

ID=22493123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1501386A Pending JPH03502024A (ja) 1988-01-04 1989-01-04 半導体パッケージ

Country Status (8)

Country Link
US (1) US4888449A (ja)
EP (1) EP0400023A4 (ja)
JP (1) JPH03502024A (ja)
KR (1) KR900701038A (ja)
AU (1) AU2926789A (ja)
CA (1) CA1303251C (ja)
MX (1) MX163727B (ja)
WO (1) WO1989006442A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023043140A (ja) * 2021-09-15 2023-03-28 ウェスタン デジタル テクノロジーズ インコーポレーテッド ハウジング及びエンクロージャのためのニッケル-ホウ素コーティング

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013871A (en) * 1988-02-10 1991-05-07 Olin Corporation Kit for the assembly of a metal electronic package
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
US5276351A (en) * 1988-10-17 1994-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
US5205036A (en) * 1988-10-17 1993-04-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with selective coating on lead frame
JP2647194B2 (ja) * 1989-04-17 1997-08-27 住友電気工業株式会社 半導体用パッケージの封止方法
US5015803A (en) * 1989-05-31 1991-05-14 Olin Corporation Thermal performance package for integrated circuit chip
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
KR960010146B1 (ko) * 1990-05-31 1996-07-26 가부시키가이샤 도시바 리드프레임 및 그를 이용한 반도체 패키지
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
GB9018764D0 (en) * 1990-08-28 1990-10-10 Lsi Logic Europ Packaging of electronic devices
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5261157A (en) * 1991-01-22 1993-11-16 Olin Corporation Assembly of electronic packages by vacuum lamination
US5155579A (en) * 1991-02-05 1992-10-13 Advanced Micro Devices Molded heat sink for integrated circuit package
JPH04283953A (ja) * 1991-03-12 1992-10-08 Dainippon Printing Co Ltd 半導体用リードフレーム材およびリードフレームの製造法
US5128008A (en) * 1991-04-10 1992-07-07 International Business Machines Corporation Method of forming a microelectronic package having a copper substrate
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
US5239131A (en) * 1992-07-13 1993-08-24 Olin Corporation Electronic package having controlled epoxy flow
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
TW238419B (ja) * 1992-08-21 1995-01-11 Olin Corp
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5309321A (en) * 1992-09-22 1994-05-03 Microelectronics And Computer Technology Corporation Thermally conductive screen mesh for encapsulated integrated circuit packages
US5344795A (en) * 1992-09-22 1994-09-06 Microelectronics And Computer Technology Corporation Method for encapsulating an integrated circuit using a removable heatsink support block
US5265321A (en) * 1992-09-22 1993-11-30 Microelectronics And Computer Technology Corporation Integrated circuit structure with heat exchanger elements secured thereto and method of making
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
US6613978B2 (en) * 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US5825042A (en) * 1993-06-18 1998-10-20 Space Electronics, Inc. Radiation shielding of plastic integrated circuits
US5880403A (en) 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US5580825A (en) * 1993-09-20 1996-12-03 International Technology Exchange Corp. Process for making multilevel interconnections of electronic components
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
US5728285A (en) * 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US6455864B1 (en) 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US6720493B1 (en) 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US6261508B1 (en) 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
AU2231795A (en) * 1994-04-14 1995-11-10 Olin Corporation Electronic package having improved wire bonding capability
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
US5436407A (en) * 1994-06-13 1995-07-25 Integrated Packaging Assembly Corporation Metal semiconductor package with an external plastic seal
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
JP3417079B2 (ja) * 1994-08-31 2003-06-16 ソニー株式会社 半導体装置の製造方法
US5573845A (en) * 1994-12-09 1996-11-12 Olin Corporation Superficial coating layer having acicular structures for electrical conductors
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
TW309654B (ja) * 1995-03-29 1997-07-01 Olin Corp
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
AU6450096A (en) * 1995-07-14 1997-02-18 Olin Corporation Metal ball grid electronic package
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe
US5805427A (en) * 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design
DE19731424C1 (de) * 1997-07-22 1998-08-13 Daimler Benz Ag Verfahren zum Einbetten von metallischen Leitern mikroelektronischer Bauelemente in eine Kunststoffmasse
US5952083A (en) * 1997-10-21 1999-09-14 Advanced Technology Interconnect, Inc. Aluminum alloys for electronic components
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
FI106494B (fi) 1998-11-05 2001-02-15 Nokia Networks Oy Kehystahdistusmekanismi
US6369452B1 (en) * 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
US6352935B1 (en) 2000-01-18 2002-03-05 Analog Devices, Inc. Method of forming a cover cap for semiconductor wafer devices
US6225684B1 (en) 2000-02-29 2001-05-01 Texas Instruments Tucson Corporation Low temperature coefficient leadframe
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
DE10035399A1 (de) * 2000-07-19 2002-01-31 Alcatel Sa Subträger, elektronische Baugruppe und Verfahren zur Herstellung derselben
TW521555B (en) * 2000-08-25 2003-02-21 Hitachi Aic Inc Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
US6876071B2 (en) * 2001-06-30 2005-04-05 Texas Instruments Incorporated Masking layer in substrate cavity
JP2003068965A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体装置
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US6967390B2 (en) * 2003-02-13 2005-11-22 Freescale Semiconductor, Inc. Electronic component and method of manufacturing same
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US7115812B2 (en) * 2003-09-05 2006-10-03 Solid State Devices, Inc. Radiation shielded semiconductor package
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
JP2007287967A (ja) * 2006-04-18 2007-11-01 Shinko Electric Ind Co Ltd 電子部品装置
CN101536180A (zh) * 2006-11-15 2009-09-16 株式会社大真空 电子部件的封装体
US20090200359A1 (en) * 2008-02-13 2009-08-13 Gm Global Technology Operations, Inc. Reducing sheet distortion in friction stir processing
CN102017132B (zh) * 2008-05-02 2013-05-08 株式会社新王材料 气密密封用盖
WO2010085319A1 (en) 2009-01-22 2010-07-29 Aculon, Inc. Lead frames with improved adhesion to plastic encapsulant
US20100295160A1 (en) * 2009-05-22 2010-11-25 Advanced Semiconductor Engineering, Inc. Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
JP2011138968A (ja) * 2009-12-28 2011-07-14 Senju Metal Ind Co Ltd 面実装部品のはんだ付け方法および面実装部品
TWM409527U (en) * 2011-02-23 2011-08-11 Azurewave Technologies Inc Forming integrated circuit module
US9111869B2 (en) * 2011-07-29 2015-08-18 Semtech Corporation Glass/ceramics replacement of epoxy for high temperature hermetically sealed non-axial electronic packages
US10636735B2 (en) * 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
KR20130087249A (ko) * 2012-01-27 2013-08-06 삼성전자주식회사 반도체 장치 및 이를 이용한 이미지 센서 패키지
JP2015056608A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体パッケージおよび半導体装置
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
US9768327B2 (en) * 2015-06-25 2017-09-19 Sunpower Corporation Etching techniques for semiconductor devices
JP6852626B2 (ja) * 2016-09-12 2021-03-31 株式会社デンソー 半導体装置
US20210398871A1 (en) * 2020-06-18 2021-12-23 Intel Corporation Integrated circuit heat spreader including sealant interface material

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3422320A (en) * 1965-12-23 1969-01-14 Gen Motors Corp Sealing technique for composite ferrous-copper base alloy capsules for semiconductor devices
US3728177A (en) * 1970-07-30 1973-04-17 Olin Corp Method of producing a flexible laminate copper circuit
US3726987A (en) * 1970-10-07 1973-04-10 Olin Corp Glass or ceramic-to-metal seals
US3676292A (en) * 1970-10-07 1972-07-11 Olin Corp Composites of glass-ceramic-to-metal,seals and method of making same
US3740920A (en) * 1971-05-26 1973-06-26 Us Air Force Method for packaging hybrid circuits
US3697666A (en) * 1971-09-24 1972-10-10 Diacon Enclosure for incapsulating electronic components
US3914858A (en) * 1974-08-23 1975-10-28 Nitto Electric Ind Co Method of making sealed cavity molded semiconductor devices
US4149910A (en) * 1975-05-27 1979-04-17 Olin Corporation Glass or ceramic-to-metal composites or seals involving iron base alloys
US4105861A (en) * 1975-09-29 1978-08-08 Semi-Alloys, Inc. Hermetically sealed container for semiconductor and other electronic devices
US3993123A (en) * 1975-10-28 1976-11-23 International Business Machines Corporation Gas encapsulated cooling module
JPS5896757A (ja) * 1981-12-04 1983-06-08 Hitachi Ltd 半導体装置
US4461924A (en) * 1982-01-21 1984-07-24 Olin Corporation Semiconductor casing
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
US4468293A (en) * 1982-03-05 1984-08-28 Olin Corporation Electrochemical treatment of copper for improving its bond strength
US4570337A (en) * 1982-04-19 1986-02-18 Olin Corporation Method of assembling a chip carrier
US4491622A (en) * 1982-04-19 1985-01-01 Olin Corporation Composites of glass-ceramic to metal seals and method of making the same
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
US4656499A (en) * 1982-08-05 1987-04-07 Olin Corporation Hermetically sealed semiconductor casing
US4481525A (en) * 1982-08-12 1984-11-06 Anthony D. Calabro Heat dissipator for integrated circuit chips
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
US4525422A (en) * 1982-11-22 1985-06-25 Olin Corporation Adhesion primers for encapsulating epoxies
US4521469A (en) * 1982-11-22 1985-06-04 Olin Corporation Casing for electronic components
US4582556A (en) * 1982-11-22 1986-04-15 Olin Corporation Adhesion primers for encapsulating epoxies
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
US4552206A (en) * 1983-01-17 1985-11-12 Aavid Engineering, Inc. Heat sinks for integrated circuit modules
US4515671A (en) * 1983-01-24 1985-05-07 Olin Corporation Electrochemical treatment of copper for improving its bond strength
US4649083A (en) * 1983-02-17 1987-03-10 Olin Corporation Electrical component forming process
US4500605A (en) * 1983-02-17 1985-02-19 Olin Corporation Electrical component forming process
US4532222A (en) * 1983-03-21 1985-07-30 Olin Corporation Reinforced glass composites
US4572924A (en) * 1983-05-18 1986-02-25 Spectrum Ceramics, Inc. Electronic enclosures having metal parts
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4577056A (en) * 1984-04-09 1986-03-18 Olin Corporation Hermetically sealed metal package
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US4542259A (en) * 1984-09-19 1985-09-17 Olin Corporation High density packages
US4551210A (en) * 1984-11-13 1985-11-05 Olin Corporation Dendritic treatment of metallic surfaces for improving adhesive bonding
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
US4696851A (en) * 1985-03-25 1987-09-29 Olin Corporation Hybrid and multi-layer circuitry
US4704626A (en) * 1985-07-08 1987-11-03 Olin Corporation Graded sealing systems for semiconductor package
US4725333A (en) * 1985-12-20 1988-02-16 Olin Corporation Metal-glass laminate and process for producing same
US4796083A (en) * 1987-07-02 1989-01-03 Olin Corporation Semiconductor casing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023043140A (ja) * 2021-09-15 2023-03-28 ウェスタン デジタル テクノロジーズ インコーポレーテッド ハウジング及びエンクロージャのためのニッケル-ホウ素コーティング

Also Published As

Publication number Publication date
AU2926789A (en) 1989-08-01
CA1303251C (en) 1992-06-09
EP0400023A1 (en) 1990-12-05
MX163727B (es) 1992-06-17
US4888449A (en) 1989-12-19
EP0400023A4 (en) 1993-06-09
WO1989006442A1 (en) 1989-07-13
KR900701038A (ko) 1990-08-17

Similar Documents

Publication Publication Date Title
JPH03502024A (ja) 半導体パッケージ
US5343073A (en) Lead frames having a chromium and zinc alloy coating
KR101351284B1 (ko) 프레팅 및 휘스커 저항 피복 시스템 및 방법
US5436082A (en) Protective coating combination for lead frames
EP0771473A1 (en) Molded plastic semiconductor package including heat spreader
JP2576830B2 (ja) リードフレーム
EP0366711B1 (en) Semiconductor casing
US5540378A (en) Method for the assembly of an electronic package
US3999955A (en) Strip for lead frames
US4767049A (en) Special surfaces for wire bonding
US4055062A (en) Process for manufacturing strip lead frames
US6117566A (en) Lead frame material
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JP3667926B2 (ja) 金/ニッケル/ニッケル3層めっき銅合金電子部品およびその製造方法
US5080980A (en) Ceramic package for semiconductor device
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP3032077B2 (ja) 半導体装置用ステム
JPH10284666A (ja) 電子部品機器
JPH11186483A (ja) 半導体装置用リードフレーム
JP2022085602A (ja) めっき材料及び電子部品
JPS60254761A (ja) 半導体装置用リ−ドフレ−ム
JPH07169899A (ja) 多層型リードフレーム
JPS60254760A (ja) 半導体装置用リ−ドフレ−ム
JPS6129142B2 (ja)
JPH0160948B2 (ja)