JPH07169899A - 多層型リードフレーム - Google Patents

多層型リードフレーム

Info

Publication number
JPH07169899A
JPH07169899A JP5341956A JP34195693A JPH07169899A JP H07169899 A JPH07169899 A JP H07169899A JP 5341956 A JP5341956 A JP 5341956A JP 34195693 A JP34195693 A JP 34195693A JP H07169899 A JPH07169899 A JP H07169899A
Authority
JP
Japan
Prior art keywords
leads
lead frame
oxidation
resin
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5341956A
Other languages
English (en)
Inventor
Tatsuya Otaka
達也 大高
Yasuharu Kameyama
康晴 亀山
Takashi Suzumura
隆志 鈴村
Shigeji Takahagi
茂治 高萩
Hisanori Akino
久則 秋野
Shigeo Hagitani
重男 萩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP5341956A priority Critical patent/JPH07169899A/ja
Publication of JPH07169899A publication Critical patent/JPH07169899A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、アウターリードの曲げ加工性を低
下させることなく高温貼付けによる酸化を防止すること
を目的とする。 【構成】 本発明の多層型リードフレームは、複数のリ
ード1の樹脂モールドされる部分2の表面に、その酸化
を防止する酸化防止膜2Aが施され、複数のリード1の
樹脂モールドされない部分4は良好な曲げ特性を有して
いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は熱可塑性接着剤による熱
圧着を要する多層型リードフレームに関し、特に、アウ
ターリードの曲げ加工性を低下させずに高温貼付けによ
る酸化を防止した多層型リードフレームに関する。
【0002】
【従来の技術】現在、通常のリードフレーム上に電源
層,グランド層,或いは放熱板を貼合わせた、いわゆる
多層型リードフレームの開発が盛んに行われている。
【0003】一般に、多層型リードフレームを製造する
場合、接着剤を両面に塗布した絶縁フィルム(例えば、
ポリイミドフィルム)によって積層することによって行
っている。ここで、接着剤がリードのワイヤーボンディ
ング部の直下にあるため、接着剤としてワイヤーボンデ
ィング温度(200〜250℃)において軟化しないこ
とが要求されており、このような特性と汚染がない熱可
塑性接着剤が良く用いられている。
【0004】熱可塑性接着剤は、キュアが不必要で、且
つ、アウトガスが少なく、更に、高硬度である等の利点
を有しているが、貼付温度が通常300℃以上と高温と
なる(リードオンチップ構造の接着フィルムを貼り付け
る場合も同様)ため、銅系のリードフレームでは表面が
酸化してしまい、製品の品質を低下させる要因となって
いた。
【0005】そこで、従来、銅系の多層型リードフレー
ムにおいて熱可塑性接着剤を用いる場合には、リードの
全表面にSn−Niめっき等の酸化防止膜を施して酸化
防止を図っている。Sn−Niめっきは耐食性が良好で
あるため、信頼性の高い表面処理方法として広く用いら
れている。
【0006】
【発明が解決しようとする課題】しかし、従来の多層型
リードフレームによると、リードの全表面にSn−Ni
めっき等を施しているため、パッケージング後、つま
り、樹脂モールドを施した後にアウターリードを曲げ加
工する時、アウターリードに施されたSn−Niめっき
が硬く、曲げ半径が小さいと表面が割れて下地の銅が露
出してしまい、品質や美観性を低下させるという不都合
がある。
【0007】従って、本発明の目的はアウターリードの
曲げ加工性を低下させることなく高温貼付けによる酸化
を防止することができる多層型リードフレームを提供す
ることである。
【0008】
【課題を解決するための手段】本発明は上記問題点に鑑
み、アウターリードの曲げ加工性を低下させることなく
高温貼付けによる酸化を防止するため、複数のリードの
樹脂モールドされる部分の表面にその酸化を防止する酸
化防止膜を施した多層型リードフレームを提供するもの
である。
【0009】上記酸化防止膜は、Sn−Ni合金めっき
であることが好ましく、更には、その組成比がSn70
%,Ni30%であることが好ましい。また、この他に
Snが10〜99%のものでも酸化防止のためには適用
することができる。また、熱可塑性接着剤付フィルムを
貼り付ける条件において、銅の酸化を防止できるめっき
であれば、要求されるパッケージの特性によっては使用
することができる。例えば、面積が10mm2 程度の積
層型パッケージの場合、内部応力の発生が28mm2
ものに比べて大幅に小さいので、レジンとの密着性の悪
いNiめっきでも十分対応することができる。
【0010】また、酸化防止膜が施されない部分、つま
り、樹脂モールドされないアウターリードの表面は、当
然、接着剤の貼付け時や、金属板の積層時に酸化する
が、一般にこの部分はパッケージング後(樹脂モールド
された後)にディップもくしは電気めっきにより半田め
っきがなされる。このめっき処理の際、酸洗処理を施す
ので酸化状態によってはこれを強くかけることで、清浄
な銅バルク面を得ることができる。一般的な酸化な深さ
と半田めっき工程の酸洗処理条件を考慮すると、ほとん
どの場合この処理条件は変えなくても対応することがで
きる。
【0011】
【実施例】以下、本発明の多層型リードフレームについ
て添付図面を参照しながら詳細に説明する。
【0012】図1には、本発明の一実施例の多層型リー
ドフレームの構造が示されている。この多層型リードフ
レームは、銅系材料をケミカルホトエッチング等によっ
て形成されており、複数のリード1を外側から支持する
フレーム本体3と、複数のリード1の間を連結するタイ
バー5と、リード1の中心に形成された素子配置孔6を
有して構成されている。
【0013】リード1は、タイバー5を中心にして内側
にインナーリード2を、また、外側にアウターリード4
をそれぞれ有し、インナーリード2の表面にその酸化を
防止する酸化防止膜2Aが施された構成を有している。
【0014】酸化防止膜2Aは、Sn−Niめっきで構
成されており、その組成比としてはSn70%,Ni3
0%になっていることが好ましい。また、これに限定す
るものではなく、Snが10〜99%のものでも良く、
更には、Niめっきであっても良い。
【0015】図2には、上記多層型リードフレームを用
いて半導体パッケージの断面構造が示されている。この
半導体パッケージは、両面に熱可塑性接着剤7を有する
金属板8をインナーリード2の一面に接着し、金属板8
に半導体素子10を搭載すると共にインナーリード2の
先端と半導体素子10がボンディングワイヤ11を介し
て接続し、更に、全体をモールドレジン12で封止して
構成されている。
【0016】この図において、モールドレジン12で封
止される部分、つまり、インナーリード2の表面に、前
述した酸化防止膜2Aが施され、表面にめっき層を有さ
ないアウターリード4は曲げ部4Aで曲げ加工が施され
ている。尚、酸化防止膜2Aは、モールドレジン12の
内部だけで良いが、図示しているように、曲げ部4Aに
至らない程度までモールドレジン12の外部まで施され
ても良い。
【0017】以上の構成において、図3に示すように、
両面に熱可塑性接着剤(一面のみ図示)7を有する金属
板8をリードフレームに熱圧着する。すなわち、リード
フレームを予め熱可塑性接着剤7の接着温度(300℃
以上)まで加熱しておき、インナーリード2上の接着領
域9に接着剤付金属板8を押し付けて接着する。
【0018】この接着において、インナーリード2の表
面に酸化防止膜2Aが施されているため、このような高
温接着においても表面が酸化することがない。一方、ア
ウターリード4については加熱による酸化が生じる。し
かし、アウターリード4の酸化については、次工程のパ
ッケージング(樹脂モールド)後に、ディップもしくは
電気めっきにより半田めっきがなされ、その時の酸洗処
理によって清浄な銅バルク面を得ることができるので無
視することができる。
【0019】以上説明したように、本発明の多層型リー
ドフレームは、パッケージング後に一般的に行われるア
ウターリードの酸洗処理に着目して、酸化防止膜をイン
ナーリード、つまり、樹脂モールドされる部分にのみ施
すようにしているため、内部の貼付面の酸化を防止しな
がら、アウターリードの曲げ加工性を向上させることが
できる。
【0020】
【発明の効果】以上説明した通り、本発明の多層型リー
ドフレームによると、複数のリードの樹脂モールドされ
る部分の表面にその酸化を防止する酸化防止膜を施した
ため、アウターリードの曲げ加工性を低下させずに高温
貼付けによる酸化を防止することができる。その結果、
内部の電気的信頼性の向上と外部の美観性の向上を同時
に満足することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す説明図。
【図2】一実施例の多層型リードフレームを用いた半導
体パッケージを示す断面図。
【図3】一実施例に係る接着状態を示す説明図。
【符号の説明】
1 リード 2 イン
ナーリード 2A 酸化防止膜 3 フレーム本体 4 アウ
ターリード 4A 曲げ部 5 タイバー 6 素子
配置孔 7 熱可塑性接着剤 8 金属板 9 接着
領域 10 半導体素子 11 ボン
ディングワイヤ 12 モールドレジン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高萩 茂治 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 秋野 久則 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 萩谷 重男 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 銅系材料から成る複数のリードとチップ
    搭載部を有し、両者を熱可塑性接着剤によって熱圧着す
    る多層型リードフレームにおいて、 前記複数のリードの樹脂モールドされる部分の表面に、
    その酸化を防止する酸化防止膜が施され、前記複数のリ
    ードの樹脂モールドされない部分は良好な曲げ特性を有
    していることを特徴とする多層型リードフレーム。
  2. 【請求項2】 前記酸化防止膜は、Sn−Ni合金めっ
    きである構成の請求項1の多層型リードフレーム。
  3. 【請求項3】 前記酸化防止膜は、Niめっきである構
    成の請求項1の多層型リードフレーム。
  4. 【請求項4】 前記複数のリードの樹脂モールドされな
    い部分の表面は、モールド成形後の酸洗処理によって清
    浄な銅バルク面を得る構成の請求項1の多層型リードフ
    レーム。
JP5341956A 1993-12-13 1993-12-13 多層型リードフレーム Pending JPH07169899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5341956A JPH07169899A (ja) 1993-12-13 1993-12-13 多層型リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5341956A JPH07169899A (ja) 1993-12-13 1993-12-13 多層型リードフレーム

Publications (1)

Publication Number Publication Date
JPH07169899A true JPH07169899A (ja) 1995-07-04

Family

ID=18350073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5341956A Pending JPH07169899A (ja) 1993-12-13 1993-12-13 多層型リードフレーム

Country Status (1)

Country Link
JP (1) JPH07169899A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207298B1 (en) * 1997-12-25 2001-03-27 Japan Solderless Terminal Mfg. Co., Ltd. Connector surface-treated with a Sn-Ni alloy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207298B1 (en) * 1997-12-25 2001-03-27 Japan Solderless Terminal Mfg. Co., Ltd. Connector surface-treated with a Sn-Ni alloy

Similar Documents

Publication Publication Date Title
JPH0612796B2 (ja) 半導体装置
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
JPH09172125A (ja) 優れた接着特性を有するリードフレーム
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
US20040188810A1 (en) Aluminum leadframes for semiconductor devices and method of fabrication
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JPH07169899A (ja) 多層型リードフレーム
JPS60147148A (ja) 半導体装置用リ−ドフレ−ム
JP2858196B2 (ja) 半導体装置用リードフレーム
JP2846181B2 (ja) 複合リードフレームの製造方法
JPS61242051A (ja) 半導体装置
JPH04137552A (ja) リードフレーム
JPS60165745A (ja) 樹脂封止型半導体装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JP2970568B2 (ja) 複合リードフレームの製造方法
JP3183283B2 (ja) フレキシブル配線基板上に部材を接合する方法
JP2743567B2 (ja) 樹脂封止型集積回路
JPS601853A (ja) 半導体用リ−ドフレ−ム
JP2845002B2 (ja) 半導体装置用複合リードフレーム
JPH0290661A (ja) 半導体装置用リードフレームおよび半導体装置
JPS63187655A (ja) 電子部品用リ−ドフレ−ム
JPH0143872Y2 (ja)
JPS60147146A (ja) 半導体用リ−ドフレ−ム
JPH0210761A (ja) リードフレーム及びその製造方法