JPH0344171A - 発振器を含む同期化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、発振器と、入ってくる同期化信号を受信する
ためにこの回路の入力端子へ結合された第１入力端子と
、発振器から得られる信号を受信するための第２入力端
子と、発振器信号の周波数と位相との両方またはいずれ
か一方を制御するために発振器の制御入力端子へ制御信
号を供給するための出力端子とを有する位相弁別器とを
含み、入ってくる同期化信号が存在するか否かを確証す
るためにこの回路の入力端子へ結合された同期化信号検
出器を更に含む同期化回路に関するものである。

（従来の技術） そのような同期化回路は米国特許第３，８８２，４１２
号に開示されている。この先行技術回路では、発振器の
制御入力端子へ印加される制御信号が、形成された制御
ループの安定状態において、位相弁別器の入力信号が実
質的に同期しているように変化する。この回路は前記入
力信号間の位相差に依存する計数値を有するカウンター
により構成されたメモリを具えている。所定の定数で入
ってくる同期化信号が脱落する場合には、そのとき、同
期化信号検出器に応答して、カウンターの瞬時値が記憶
され、且つ発振器へ印加される。従って、入ってくる信
号がないかぎり、この制御が動作され続けるので、発振
器は自由ではなくて、入ってくる信号が消滅した瞬間と
同じ方法で発振し続ける。

この先行技術回路の目的は、非常に正確に動作している
発振器で発生し得る変化であって、温度及び経年効果に
より起こされる変化を補償することである。これらは一
般に小さくて緩慢な変化であるから、入ってくる同期化
信号がない場合には発振器信号の周波数はこの信号の存
在する場合の周波数から非常に少ししか離れない。その
ような高い安定性は必要でないかまたは可能でない、例
えば消費者装置における用途においては、しかしながら
、入ってくる信号が脱落するかあるいは少なくとも弱く
なった瞬間に、制御信号が目標値に対して大きい差を明
示できることがあり得る。この装置がメモリを設けられ
たそのような同期化回路を含む場合には、同期化信号が
弱められた期間に対して、この発振器信号が目標値から
離れた周波数を持ち続ける。これは容認し難い結果を有
し得る０例えば、装置が画像表示装置である場合には、
表示された画像は見ることができない。それに加えて、
同期化信号の再出現の後に、あるいはこの信号が再び動
作できる強さを有する瞬間の後に、制御に引き入れるた
めに必要な時間が、容認し難い長さになり得る。

（発明が解決しようとする課題） 本発明の目的は、これらの欠点を有しない上記に定義さ
れた種類の同期化信号を提供することであり、またその
目的のために、本発明による回路は位相弁別器の出力端
子における信号と基準との間の差を減少させるための補
助回路により特徴付けられており、その補助回路は入っ
てくる同期化信号がない場合に同期化信号検出器に応答
して、位相弁別器出力端子において活性であり、反対の
場合には不活性である。

それ故に、同期化信号がない場合に、あるいはこの信号
が弱い場合に、本発明による手段は位相弁別器の出力端
子が、雑音あるいは位相弁別器内の漏洩電流により決定
されない限定された信号値を有することを提供する。そ
の後に、適当な強さの同期化信号がこの回路の入力端子
に得られる場合には、この回路が非常に急速に引き入れ
して、その結果としてこの発振器は入ってくる同期化信
号と同し周波数及び実質的に同じ位相を呈する。

本発明による手段は、制御ループの感度が同期化信号の
ない場合に低減されることを保証する。従ってこのルー
プはこの信号が存在する場合には非常に高い利得用に寸
法法めされるので、ループの安定状態では位相誤差は実
質的に零である。

この補助回路は、位相弁別器の出力端子と基準との間に
配設されたスイッチと直列に抵抗を準備するための回路
であり得て、同期化信号検出器により制御可能である。

好適には、本発明による回路は、その補助回路が位相弁
別器の出力端子における信号と零における基準との間の
差を維持するための制御回路であることを特徴とする。

それを通る小さい電流で発振器の引き入れを可能にする
電圧降下を充分に生じるように、前記抵抗は言い換えれ
ば非常に高い値を有する。そのような抵抗は集積回路内
に集積することが難しい。丁度提案された手段を使用し
た場合には、その補助回路は前記抵抗として動作して、
且つ集積するのが極めて容易である。

好都合にも、入ってくる信号が存在する場合には、位相
弁別器の第２入力端子における信号が実質的にその同期
化信号と同じ周波数を有する値を有するように、基準が
選択され得る。これが同期化信号の再出現に際して引き
入れ時間を更に一層減少させる。

同期化信号検出器は先行技術回路の検出器と同じ構造の
ものであってもよい。好都合にも、この検出器は入って
くる同期化信号と発振器から得られる信号とを受信する
ための一致段として実効あるものにされてもよく、例え
ばこの場合にはそのような段が例えばこの回路の一定の
量を切り換えるために既に存在している。既知のように
、そのような段に応答して、ループ利得が二つの値の間
で切り換えられ得る。

（実施例） 以下、添付の図面を参照しつつ、例を用いて本発明を一
層詳細に説明する。

図は本発明に関連する、画像表示装置、例えばテレビジ
ョン受信機用のライン同期化回路の関連部分を示す。こ
こでは、ＮＭＯＳ型の２個の電界効果トランジスタｌ及
び２が位相弁別器ＰＯの部分を形成する。トランジスタ
１及び２は発振器ｏｓにより供給される信号により対称
的に駆動され、言い換えれば逆位相である信号がこれら
のトランジスタのゲートへ印加される０両方のソースが
相互接続されて且つ３個の別のＮＨＯ２）ランジスタ３
．４及び５のドレイン電極へ接続される。トランジスタ
ｌのドレインは、エミッタが抵抗７を介して供給電圧源
ｖ１の正極へ接続されているｐｎｐ型のバイポーラ・ト
ランジスタ６のベースとコレクタとへ接続される。同じ
ような方法で、トランジスタ２のドレインは、エミッタ
が抵抗９を介して前記正極へ接続されているｐｎｐ　ト
ランジスタ８のベースとコレクタとへ接続される。電圧
源Ｖａの負極は接地されている。トランジスタ３．４及
び５のソースは相互接続されて、２個のバイポーラ・　
ｎｐｎトランジスタ１０及び１１のコレクタと、ゲート
が正の直流電圧へ接続され且つドレインが電圧源Ｖ。

へ接続されたＮＨＯ２ｌ−ランジスタ１２のソースとへ
接続される。抵抗１３がトランジスタ１０のベースへ接
続され、抵抗１４がエミッタへ接続される。抵抗１５が
トランジスタ１１のエミッタへ接続される。抵抗１３、
１４及び１５は、それらの他方の端子を接地されている
。トランジスタ１１のベースは入力端子１６と２個のＮ
ＨＯ２トランジスタ１７及び１８のソースとへ接続され
る。端子１６が本回路用の入力端子を構成し、同期化信
号分離段ｓｐの出力端子がそこへ接続されている。トラ
ンジスタ１７及び１８のドレイン電極は相互接続されて
、トランジスタ１０のベースへ接続される。トランジス
タ３のゲートはゲート・パルス発生器ＧＴの出力端子へ
接続される。トランジスタ４と１７とのゲートが相互接
続されて且つ制御段ＣＴの出力端子へ接続される。最後
に、トランジスタ５と１８とのゲートが相互接続されて
且つ一致段ＣＯの出力端子へ接続される。

動作については、正常な環境においては、位相弁別器Ｐ
Ｄの入力信号が存在し、もっと詳細に言えば発振器Ｏ８
から生じている信号は入ってくるビデオ信号から得られ
、且つライン同期化信号は同期化信号分離段ｓｐから生
じている。この同期化回路の同期化された状態、即ちト
ランジスタ１及び２のゲート間の発振器信号は入ってく
る時間同期化パルスと同じ周波数で且つ実質的に同じ位
相の信号である状態では、トランジスタ３と１１とがそ
のようなパルスの発生の間導通状態であり、一方トラン
ジスタ４．　５．１７．及び１８はこれらのトランジス
タのゲートに存在する信号により非導通状態に維持され
、その結果としてトランジスタｌＯもまた非導通状態で
ある。前記同期化された状態では、発振器信号のパルス
縁は同期化パルスの実質的に中間に生じる。それに先立
ってトランジスタｌ及び２の一方が導通し、その後に他
方のトランジスタが導通する。

トランジスタ１のドレインも、工くツタが抵抗２０へ接
続されているｐｎｐ　トランジスタ１９のベースへ接続
され、トランジスタ２のドレインも、エミッタが抵抗２
２へ接続されているｐｎｐ　）ランジスタ２１のベース
へ接続される。抵抗２０と２２との他方の端子は電圧源
ｖＩｌへ接続されている。ｎｐｎ　）ランジスタ２３の
ベースとコレクタとが相互接続されてトランジスタ２１
のコレクタと別のｎｐｎ　トランジスタ２４のベースと
へ接続される。トランジスタ２３のエミッタが抵抗２５
を介して接地され、トランジスタ２４のエミッタが抵抗
２６を介して接地される。トランジスタ２４のコレクタ
が、トランジスタ１９のコレクタと前述の回路の構成要
素の大部分が部品を形成している集積回路の端子Ａとへ
接続される。

点Ａはループ・フィルタＬＰが接続されている位相弁別
器ＰＤの出力端子を構成する。ループ・フィルタＬＰは
、例えば点Ａと接地との間に配置された第１コンデンサ
２７と、第２コンデンサ２８と抵抗２９との直列回路と
によって構成され、その直列回路はコンデンサ２７と並
列に設置されている。

トランジスタ６及び１９が一方でトランジスタｌ及びト
ランジスタ８と２１とのコレクタ電流に対する電流ミラ
ー回路を形威し、他方でトランジスタ２３及び２４がト
ランジスタ２のコレクタ電流に対する電流ミラー回路を
形成する。ライン同期化パルスの発生の最初の半分の間
は前記コレクタ電流のうちの一方が流れ、それに応答し
てトランジスタ１９と２４のうちの一方が、ループ・フ
ィルタＬＦのコンデンサを充電あるいは放電するために
それぞれ導通状態になり、同期化パルスの発生の次の半
分の間は他方のコレクタ電流が流れ、それに応答してそ
れぞれコンデンサが放電あるいは充電される。

点Ａに存在する電圧から得られる電圧が発振器ＯＳの制
御入力端子３０へ印加される。位相弁別器ＰＤとループ
・フィルタＬＰ及び発振器Ｏ３を具えている位相制御ル
ープの同期化状態においては、同期化パルスの発生して
いる間は前記電圧がパルスの中心に対して対称である三
角の形を有する。周期の残りの部分では、トランジスタ
１９と２４とは非導通状態であり、この電圧はその三角
形の終わりでの値に概略保ち、前記電圧は発振器信号の
周波数と位相とを正しい値に維持するための制御電圧で
ある。

この対称が妨害された場合には、充電と放電とが起こる
期間がもはや相互に等しくなくなり、その結果同期化パ
ルスの発生の後に、同期化された状態で制御電圧が有す
るのと別の値を有する制御電圧となる。それで制御がそ
のうちに対称が回復されることを保証して、そのその結
果として発振器信号の縁が再びパルスの中心と一致する
。

ゲート・パルス発生器が発振器Ｏ３へ結合されていて、
発振器信号から得られ且つ期間がライン同期化パルスの
期間よりもいくらか長いゲート・パルスを発生する。こ
の制御ループの同期化された状態では、ゲート・パルス
は同期化パルスの中心に対して対称的に置かれる。この
状態が少なくとも存在しているかどうかが一致段ＣＯに
よって確かめられる。その目的のために、ライン同期化
パルスと発振器信号、例えば前記ゲート・パルスから得
られるパルスとが一致段ＣＯへ印加される。−数段ＣＯ
へ印加されるパルスの発生の期間の少なくとも一部の間
に、一致が一回あるいは既定の回数起こった場合には、
−数段ＣＯは信号を発生せず、それでトランジスタ５と
１８とは非導通状態のままである。ゲート・パルスの発
生の間導通状態に維持されているトランジスタ３によっ
て、位相弁別器ＰＤがゲート・パルスの発生の間のみ動
作できることが保証される。それと対照的に、不一致が
検出された場合には、−数段ＣＯがトランジスタ５と１
８とを導通状態になるようにする正の直流電圧を発生す
る。ライン同期化パルスの発生の間、トランジスタ１０
と１１とが導通する。トランジスタ５が導通しているの
で、ゲート・パルスは影響がなく、位相弁別器ＰＤは全
体期間の開動作でき、且つ両トランジスタ１０と１１と
が導通しているので、この制御ループは一層高い利得を
有する。制御段ＣＴから発生している信号によって、例
えば、ビデオ・レコーダからのビデオ信号の受信に一致
であるか不一致であるかという事実に無関係に、動作の
同じモードがトランジスタ４と１７とを導通状態にする
ことにより得られる。

上に記載した全ての事実は、この技術に熟達して人々に
は既知である。この回路は更に、例えばフィールド帰線
期間の開回路の動作のモードを切り換えるために、所定
の環境ではループ利得を切り換えるため等の、別の従来
技術の条項を含んでもよい。

保護抵抗３１の直列回路と、３個のｎｐｎ　トランジス
タ３２．３３及び３４のコレフタル工ξツタ通路と、及
び抵抗３５とが電圧源Ｖ、の正極と接地との間に配設さ
れている。トランジスタ３２のベースは正電圧ｖｌへ接
続されている。トランジスタ３３のベースとコレクタと
は相互接続されており、トランジスタ３４のベースは正
の直流電圧へ接続されている。

点Ａが、ソース・フォロワーとして動作し、且つソース
が電流源３６゛　と差動増幅器３７の非反転入力端子と
へ接続されている、ＮＨＯ２）ランジスタ３６のゲート
へ接続されている。トランジスタ３２のエミッタとトラ
ンジスタ３３との接続点Ｂが、ソース・フォロワーとし
て動作し、且つソースが電流源３８゜と反転増幅器３７
の反転入力端子とへ接続されている、ＮＨＯ２）ランジ
スタ３８のゲートへ接続されている。反転増幅器３７の
出力端子が発振器Ｏ３の制御入力端子３０へ接続される
。Ｖｂａが導通しているトランジスタ３２のベース−エ
ミッタしきい電圧を表現しているＶ、−Ｖ、、に等しい
電圧が接続点Ｂ存在する。ループの同期化された状態で
は、制御ループの働きによって、差動増幅器３７の入力
端子は、実質的に同じ値を有し、その結果としてＡ点に
おける電圧は接続点Ｂにおける電圧にほとんど等しい。

差動増幅器３７の出力電圧は発振器Ｏ３用の制御電圧で
あり、且つ同期化された状態では実質的に零であって、
そのためにトランジスタ１及び２へ印加される発振器信
号は、ライン同期化信号と同じ周波数と実質的に同じ位
相とを有し、発振器信号はライン周波数またはその倍数
を有している。

後者の場合には分周器が発振器と位相弁別器ＰＤとの間
に配設される。この回路により得られたライン信号は、
画像表示管内の一つ又はそれ以上の電子ビームの水平方
向での偏向のために、図示してないライン偏向回路Ｈへ
付加的に印加される。

入ってくるライン同期化信号が脱落した場合、あるいは
この信号が非常に弱い場合には、同期化信号分離段ｓｐ
の出力段には多大の雑音が存在する。

この環境では、ループ・フィルタＬＰのコンデンサ２７
及び２８が放電するので、且つループ・フィルタＬＰに
より積分され且つ本質的に温度に対して変化する全ての
種類の漏洩電流が流れるので、別の手段なしでは、点Ａ
における電圧がしばらく後にはもはや定義されなくなる
。これがＡ点における電圧を正しくないように装わせ得
て、その結果として発振器Ｏ８はもはや、有意の強さの
ライン同期化信号の回復に際して引き入れ問題を起こし
得る正しい周波数では発振できない。

今述べた場合においてさえも制御電圧が充分定義された
電圧を有することを保証するために、この回路は、本発
明に従って、以下の構成要素を具える０点Ａが、ソース
が別のＮＭＯＳトランジスタ４０のソースとｎｐｎ　）
ランジスタ４１のコレクタとへ接続されている、ＮＨＯ
２ｌ−ランジスタ３９のゲートへ接続される。トランジ
スタ４１のエミッタは抵抗４２へ接続され、ベースは抵
抗４３とＮＨＯ２ｌ−ランジスタ４４のソースとへ接続
されている。トランジスタ４４のゲートは一致段ＣＯの
出力端子へ接続され、ドレインはトランジスタ３４のベ
ースも接続されている電圧ぺ接続されている。抵抗４２
と４３との他端は接地されている。トランジスタ３９の
ドレインは、ベースがトランジスタ８のコレクタへ接続
され且つコレクタが電圧源Ｖ、へ接続されている、ｎｐ
ｎ　トランジスタ４５の工旦ツタへ接続されている。同
様に、トランジスタ４０のドレインは、ベースがトラン
ジスタ６のコレクタへ接続され且つコレクタが電圧源ｖ
ｌＩへ接続されている、ｎｐｎ　）ランジスタ４６のエ
ミッタへ接続されている。トランジスタ４０のゲートは
接続点Ｂへ接続される。

一致段ＣＯが一致を検出した場合には、トランジスタ４
４のゲートにおける電圧は零であり、このトランジスタ
は切り離される。トランジスタ３９．４０゜４１、４５
及び４６も切り離され、発振器Ｏ８の制御は先に説明し
た方法で影響される。それと対照的に、例えばこの回路
の入力端子１６にライン同期化信号が存在しないために
、一致が検出されない場合には、トランジスタ４４のゲ
ートが正の直流電圧へ接続される。トランジスタ４４と
４１とが導通状態となり、トランジスタ３９と４０とに
より構成される差動増幅器を動作できるようにする。電
流りがトランジスタ３９と４５とを通って流れ、電流■
２がトランジスタ４０と４６とを通って流れる。それに
応答して、βがこのトランジスタの電流増幅率である、
トランジスタ８から発生する電流Ｉｔ／βがトランジス
タ４５のベースへ流れ、且つトランジスタ６から発生す
る電流■ｚ／βがトランジスタ４６のベースを通って流
れる。この状態においては、同じ集積回路の一部を形成
する両トランジスタの電流増幅率は同じであると想定す
る。点Ａにおける電圧が目標値Ｖ、−Ｖ、、の上に増大
した場合には、電流■１が増大し、電流りが減少する。

それ故に、トランジスタ８のコレクタ電流が増大し、一
方トランジスタロのコレクタ電流は減少する。これはコ
ンデンサ２７と２８とを充電するために点Ａへ流れるト
ランジスタ１９のコレクタ電流が減少し、一方このコン
デンサを放電するためにＡ点から流れるトランジスタ２
４のコレクタ電流は増大し、これが点Ａにおける電圧の
増大を妨害することを意味する。なんらかの減少が同様
の方法で妨害される。

このことから、要素３９〜４６が全体として補助制御の
ための回路ＡＣを形成し、それで−数段ＣＯ内で不一致
の場合には、点ＡとＢとの間の電圧差がこの差を減少さ
せる目的を有して位相弁別器内に付加的な（オフセット
）電流を生じ、その結果として差動増幅器３７の入力端
子は実質的に等しくなって、発振器信号は実質的に正し
い周波数を有する。この目的のために点Ａへ結合される
別々の電源が交互に選ばれ得る。点ＡとＢとにおける電
圧の間の電圧差がこの差に依存する電流差を発生するの
で、補助制御回路ＡＣは点ＡとＢとの間の位相弁別器の
出力端子へ接続される抵抗として動作できる。この人工
的な抵抗は大体数百キロ・オームの極めて高い値を有す
る。この抵抗を通って流れる電流が小さくても、この発
振器を急速に引き入れるような両端間の電圧降下を生じ
るのに充分である。この抵抗は不一致の場合にのみ存在
し、一致検出器はその目的に対して同期化信号が存在す
るか否かを指示しなければならない。補助制御回路ＡＣ
は前記検出器により動作される制御可能なスイッチと直
列配置されたオーミック抵抗によって置き換えられ得る
ことは明らかであり、この形成された直列回路が点Ａと
Ｂとの間に配置される。しかしながらそれは抵抗値が高
いという観点から集積することができず、そのためにこ
の集積回路へ接続するための付加的な端子が必要になる
。点ＡとＢとの間に抵抗を使用することにより、この制
御ループの直流電流利得、従ってそれの感度が、同期化
信号のない場合には減少される。この手段のおかげで、
この信号の存在における非常に高い利得に対してループ
が寸法法めされ得るので、このループの安定状態におい
ては、位相誤差が非常に小さい。

図示した回路は付加的に、ベースが電圧Ｖ１へ接続され
、エミッタが点Ａへ接続され、且つコレクタが他方の端
子が接地されている抵抗４８へ接続されているｐｎｐ　
トランジスタ４７と同時に、ベースと工ごツタとが相互
接続されてトランジスタ３３のエミッタへ接続され、且
つコレクタが点Ａへ接続されているｎｐｎ　トランジス
タ４９を含んでいる。これらのトランジスタは、点Ａに
おける電圧の起こり得る変動を制限するために設けられ
ている。制御手順の間に点Ａにおける電圧が値ｖ、＋ｖ
ｂ、を超えた場合には、トランジスタ４７が導電状態に
され、その結果として、前記電圧はまだ更に増大するこ
とはできない。それと対照的に、前記電圧が値Ｖｌ　　
３Ｖｂ−より下にさがった場合には、トランジスタ３３
が存在しているので、ベースとエミッタとが電圧Ｖ＋　
　２Ｖゎ、を保つトランジスタ４９が導通状態になるの
で、電圧はさらにその上減少できない。ここでは集積回
路内の■、。は等しいことを想定している。それ故に、
点Ａにおける電圧は目標値の前後で２Ｖｂ、以内でしか
変化できないことが明らかである。

【図面の簡単な説明】

図は本発明に関連するたとえばテレビジョン受信機の画
像表示装置用のライン同期化回路の部分を示す。 １．２・・・ＮＭＯ５電界効果トランジスタ３、　４．
　５．１２．１？、　１８．３６．３８．３９．４０．
４４・・・ＮＨＯ２ｌ−ランジスタ ロ・・・バイポーラｐｎｐ　トランジスタ７、　９．１
３．１４．１５．２０．２２．２５．２６．２９．３５
゜４２、４３．４８・・・抵抗 ８、１９．２１．４７−　ｐｎｐ）ランジスタ１０、１
１．２３．２４．３２．３３．３４．４１．４５．４６
．４９・・・ｎｐｎ　）ランジスタ １６・・・入力端子 ２７・・・第１コンデンサ ２８・・・第２コンデンサ ３０・・・制御入力端子 ３１・・・保護抵抗 ３６′、３８”・・・電流源 ３７・・・差動増幅器 Ａ・・・端子もしくは点 ＾Ｃ・・・補助制御回路 Ｂ・・・接続点 ＣＯ・・・−散設 ＣＴ・・・制御段 ＧＴ・・・ゲート・パルス発生器 Ｈ・・・ライン偏向回路 ＬＰ・・・ループ・フィルタ Ｏ８・・・発振器 ＰＯ・・・位相弁別器 ｓｐ・・・同期化信号分離段 ■１・・正の電圧 Ｖｋｌｌ・・・供給電圧源

Claims (1)

1. 【特許請求の範囲】 １、発振器と、入ってくる同期化信号を受信するために
   この回路の入力端子へ結合された第１入力端子と、発振
   器から得られる信号を受信するための第２入力端子と、
   発振器信号の周波数と位相との両方またはいずれか一方
   を制御するために発振器の制御入力端子へ制御信号を供
   給するための出力端子とを有する位相弁別器とを含み、
   入ってくる同期化信号が存在するか否かを確証するため
   にこの回路の入力端子へ結合された同期化信号検出器を
   更に含む同期化回路であって、位相弁別器の出力端子に
   おける信号と基準との間の差を減少するための補助回路
   によって特徴付けられ、この補助回路が入ってくる同期
   化信号のない場合には前記同期化信号検出器に応答して
   位相弁別器出力端子で活性になり、反対の場合には不活
   性になる事を特徴とする発振器を含む同期化回路。 ２、前記補助回路が、位相弁別器の出力端子と基準との
   間に配設されたスイッチと直列に抵抗を準備するための
   回路であり、且つ同期化信号検出器により制御可能であ
   ることを特徴とする請求項１記載の発振器を含む同期化
   回路。 ３、前記補助回路が、位相弁別器出力端子における信号
   と零における基準との間の差を維持するための制御回路
   であることを特徴とする請求項１記載の発振器を含む同
   期化回路。４、前記補助回路が、前記位相弁別器の出力
   端子へ結合された第１入力端子と基準へ結合された第２
   入力端子、及び位相弁別器の出力端子における電圧を決
   定するために電源へ結合された出力端子を有する差動増
   幅器を含み、該差動増幅器が入ってくる同期化信号のな
   い場合には前記同期化信号検出器に応答して動作でき、
   反対の場合には不活性であることを特徴とする請求項３
   記載の発振器を含む同期化回路。 ５、第１入力電極が差動増幅器の第１入力端子を構成す
   る第１トランジスタと、第１入力電極が差動増幅器の第
   ２入力端子を構成する第２トランジスタと、第１入力電
   極が第１トランジスタの出力電極へ接続された第３トラ
   ンジスタ、及び第１入力電極が第２トランジスタの出力
   電極へ接続された第４トランジスタとにより特徴付けら
   れ、第３トランジスタの第２入力電極と第４トランジス
   タの第２入力電極とが、前記位相弁別器の出力端子にお
   ける電圧を決定するために電源へ結合されており、且つ
   第１トランジスタの第２入力電極が第２トランジスタの
   第２入力電極と、入力電極が前記同期化信号検出器へ結
   合された第５トランジスタの出力電極とへ接続されてい
   ることを特徴とする請求項４記載の発振器を含む同期化
   回路。 ６、位相弁別器の一部を形成する電流源からの電流を積
   分するために、ループ・フィルタが位相弁別器の出力端
   子へ接続されている請求項４記載の発振器を含む同期化
   回路において、位相弁別器の出力端子における電圧を決
   定するために、差動増幅器の出力端子が電流源へ結合さ
   れていることを特徴とする発振器を含む同期化回路。 ７、入ってくる同期化信号が存在する場合には、位相弁
   別器の第２入力端子における信号が実質的にその同期化
   信号と同じ周波数を有する値を基準が有することを特徴
   とする請求項１記載の発振器を含む同期化回路。 ８、第１入力端子が位相弁別器の出力端子へ結合され、
   第２入力端子が基準へ結合され、且つ出力端子が発振器
   の制御入力端子へ結合されている差動増幅器により特徴
   付けられた請求項７記載の発振器を含む同期化回路。 ９、位相弁別器の出力端子が該出力端子での電圧の変動
   を制限するために２終端リミッターへ接続されているこ
   とを特徴とする請求項８記載の発振器を含む同期化回路
   。 １０、入ってくる同期化信号と発振器から得られる信号
   とを受信するために、前記同期化信号検出器が一致段と
   して実効あるものにされることを特徴とする請求項１記
   載の発振器を含む同期化回路。