JPH0237885A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0237885A JPH0237885A JP63188818A JP18881888A JPH0237885A JP H0237885 A JPH0237885 A JP H0237885A JP 63188818 A JP63188818 A JP 63188818A JP 18881888 A JP18881888 A JP 18881888A JP H0237885 A JPH0237885 A JP H0237885A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video
- intermediate frequency
- gain
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 20
- 230000004044 response Effects 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims description 49
- 230000008859 change Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 34
- 230000002238 attenuated effect Effects 0.000 abstract description 7
- 238000011084 recovery Methods 0.000 abstract description 5
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン受像機およびビデオテープレ
コーダに用いられる自動利得制御回路（以下へ〇〇回路
という）に関し、特にピーク頭形ＡＧＣ回路に関する。
コーダに用いられる自動利得制御回路（以下へ〇〇回路
という）に関し、特にピーク頭形ＡＧＣ回路に関する。
（従来の技術）
ＡＧＣ回路は、周知のように、映像中間周波信号処理回
路あるいはチューナの利得を変化させることにより、入
力レベルの変動にかかわらず常に一定レベルの映像検波
信号を映像中間周波信号処理回路の出力に得るために用
いられる回路である。
路あるいはチューナの利得を変化させることにより、入
力レベルの変動にかかわらず常に一定レベルの映像検波
信号を映像中間周波信号処理回路の出力に得るために用
いられる回路である。
文献「゛テレビ受ａ機の回路設計”ラジオ技術社。
１９６８年、 Ｐ、１８１〜１８７」や［“テレビジ
ョン・画像工学ハンドブックパオーム社、 １９７７年
、 Ｐ、９８２〜９８４］にも詳述されているように
、ＡＧＣ回路には、平均値形ＡＧＣ回路、ピーク頭形Ａ
ＧＣ回路およびキードＡＧＣ回路がある。それらの中で
も現在は、ピーク頭形ＡＧＣ回路が主に用いられている
。
ョン・画像工学ハンドブックパオーム社、 １９７７年
、 Ｐ、９８２〜９８４］にも詳述されているように
、ＡＧＣ回路には、平均値形ＡＧＣ回路、ピーク頭形Ａ
ＧＣ回路およびキードＡＧＣ回路がある。それらの中で
も現在は、ピーク頭形ＡＧＣ回路が主に用いられている
。
第４図は、従来のピーク頭形ＡＧＣ回路の一例を示す回
路図である。映像中間周波信号処理回路１１は、利得可
変増幅回路１２およびＡＭ検波回路１３を含んで構成さ
れている。図示しないチューナより入力端子１４に与え
られた映像中間周波信号は、利得可変増幅回路１２で増
幅され、ＡＭ検波回路１３でＡＭ検波されて、出力端子
１５より映像検波信号として出力される。ＡＧＣ回路１
６は差動増幅器１７を含み、この差動増幅器１７の一方
のトランジスタＱ１のベースには映像中間周波信号処理
回路１１より出力される映像検波信号、他方のトランジ
スタＱ２のベースには基準電圧■、が与えられている。
路図である。映像中間周波信号処理回路１１は、利得可
変増幅回路１２およびＡＭ検波回路１３を含んで構成さ
れている。図示しないチューナより入力端子１４に与え
られた映像中間周波信号は、利得可変増幅回路１２で増
幅され、ＡＭ検波回路１３でＡＭ検波されて、出力端子
１５より映像検波信号として出力される。ＡＧＣ回路１
６は差動増幅器１７を含み、この差動増幅器１７の一方
のトランジスタＱ１のベースには映像中間周波信号処理
回路１１より出力される映像検波信号、他方のトランジ
スタＱ２のベースには基準電圧■、が与えられている。
映像検波信号の電圧Ｖ１ （この例では下側波帯の電圧
）が基ｔ＄雷電圧６よりも大きいとき、トランジスタＱ
１が導通し、トランジスタＱ２は非導通となる。したが
って、トランジスタＱ、、Ｑ６より成るカレン］・ミラ
ー回路が能動化され、トランジスタＱ４．Ｑ５より成る
カレントミラー回路およびトランジスタＱ７．Ｑ８より
成るカレントミラー回路は不能化される。Ｒ＝５０Ｒ１
と設定されているので、定１流源１８の電流を１．とす
ると、トランジスタＱ のコレクタより■１／５０の電
流がコンデンサＣ１に供給される。これによりコンデン
サＣ１はゆっくりと充電され、その充電電圧■２は徐々
に上界する。
）が基ｔ＄雷電圧６よりも大きいとき、トランジスタＱ
１が導通し、トランジスタＱ２は非導通となる。したが
って、トランジスタＱ、、Ｑ６より成るカレン］・ミラ
ー回路が能動化され、トランジスタＱ４．Ｑ５より成る
カレントミラー回路およびトランジスタＱ７．Ｑ８より
成るカレントミラー回路は不能化される。Ｒ＝５０Ｒ１
と設定されているので、定１流源１８の電流を１．とす
ると、トランジスタＱ のコレクタより■１／５０の電
流がコンデンサＣ１に供給される。これによりコンデン
サＣ１はゆっくりと充電され、その充電電圧■２は徐々
に上界する。
一方、映像検波出力信号の電圧Ｖ１が基準電圧Ｖ より
も小さいとき、トランジスタＱ２が導通し、トランジス
タＱ、は非導通となる。このため、トランジスタＱ、Ｑ
５より成るカレントミラー回路およびトランジスタＱ、
Ｑ８より成るカレントミラー回路が能動化され、トラン
ジスタＱ３゜Ｑ６より成るカレントミラー回路は不能化
される。
も小さいとき、トランジスタＱ２が導通し、トランジス
タＱ、は非導通となる。このため、トランジスタＱ、Ｑ
５より成るカレントミラー回路およびトランジスタＱ、
Ｑ８より成るカレントミラー回路が能動化され、トラン
ジスタＱ３゜Ｑ６より成るカレントミラー回路は不能化
される。
Ｒ＝Ｒ−ＲおよびＲ５＝Ｒ６と設定されているので、コ
ンデンサＣより１１の電流がトランジスタＱ８のコレク
タへ供給される。これによリコンテンサＣ１は急速に放
電され、その充電電圧■２は上昇の場合の５０倍のスピ
ードで急速に低下する。
ンデンサＣより１１の電流がトランジスタＱ８のコレク
タへ供給される。これによリコンテンサＣ１は急速に放
電され、その充電電圧■２は上昇の場合の５０倍のスピ
ードで急速に低下する。
第５Ａ図および第５Ｂ図は、映像検波信号の電圧■ と
コンデンサＣの充電電圧Ｖ２の変化の様子を示す図であ
る。映像検波信号のピークは同期信号のところであられ
れ、そのピークが基準電圧ＶＡを横切る期間、すなわち
Ｖｌ〈ＶＡの期間が、Ｖ ＞ｖＡの期間の約１１５０で
あるとき定常状態となる。
コンデンサＣの充電電圧Ｖ２の変化の様子を示す図であ
る。映像検波信号のピークは同期信号のところであられ
れ、そのピークが基準電圧ＶＡを横切る期間、すなわち
Ｖｌ〈ＶＡの期間が、Ｖ ＞ｖＡの期間の約１１５０で
あるとき定常状態となる。
コンデンサＣ１の充電電圧Ｖ２は利得可変増幅回路１２
に制御信号として与えられる。利得可変増幅回路１２の
利得は、電圧ｖ２が上昇すると大きくなり、降下すると
小さくなる。これにより入力端子１４に与えられる映像
中間周波信号にレベル変動があっても、出力端子１５か
ら出力される映像検波信号は、基準電圧■。により規定
される一定レベルに常に維持される。第６Δ図〜第６０
図はこの様子を示す図である。映像中間周波信号のレベ
ルが突然小さくなると、出力される映像検波信号のレベ
ルも過剰に小さくなり、その下側波帯の電圧■１は基準
電圧５よりもはるかに大きくなる。このためコンデンサ
Ｃ１の充電電圧Ｖ２はゆっくりと上界を続け、利得可変
増幅回路１２の利得は徐々に大きくなる。これに伴い映
像検波信号の電圧■１のピーク、すなわち同期信号の先
端は次第に基Ｑ、雷電圧、に近づき、同期信号の先端が
基準電圧ｖＡを若干横切る状態（第５Ａ図の状態）で定
常状態となる。次に、映像中間周波信号のレベルが突然
大きくなると、上記と逆の動作により定常状態に移行す
る。ただしこのときの移行スピードは上記の場合よりも
約５０倍早い。
に制御信号として与えられる。利得可変増幅回路１２の
利得は、電圧ｖ２が上昇すると大きくなり、降下すると
小さくなる。これにより入力端子１４に与えられる映像
中間周波信号にレベル変動があっても、出力端子１５か
ら出力される映像検波信号は、基準電圧■。により規定
される一定レベルに常に維持される。第６Δ図〜第６０
図はこの様子を示す図である。映像中間周波信号のレベ
ルが突然小さくなると、出力される映像検波信号のレベ
ルも過剰に小さくなり、その下側波帯の電圧■１は基準
電圧５よりもはるかに大きくなる。このためコンデンサ
Ｃ１の充電電圧Ｖ２はゆっくりと上界を続け、利得可変
増幅回路１２の利得は徐々に大きくなる。これに伴い映
像検波信号の電圧■１のピーク、すなわち同期信号の先
端は次第に基Ｑ、雷電圧、に近づき、同期信号の先端が
基準電圧ｖＡを若干横切る状態（第５Ａ図の状態）で定
常状態となる。次に、映像中間周波信号のレベルが突然
大きくなると、上記と逆の動作により定常状態に移行す
る。ただしこのときの移行スピードは上記の場合よりも
約５０倍早い。
上述した従来のＡＧＣ回路においては、コンデンサＣ１
の値を大きくすると、電圧■２の変動は小さくなり、利
得可変増幅回路１２の利得変化ら小さくなることから、
出力される映像検波信号のノイズに対する安定性は増す
。しかし逆にＡＧＣ回路の応答スピードは遅くなる。一
方、コンデンサＣ１の値を小さくすると、応答スピード
は速くなるが、出力される映像検波信号の波形の安定性
が損われる。このため、コンデンサＣ１より成るフィル
タ回路を更に複雑な回路構成にし、出力波形の安定性お
よび応答スピードの高速性の両者を両立させる試みが種
々行われているが、満足すべき結果が得られていないの
が現状である。
の値を大きくすると、電圧■２の変動は小さくなり、利
得可変増幅回路１２の利得変化ら小さくなることから、
出力される映像検波信号のノイズに対する安定性は増す
。しかし逆にＡＧＣ回路の応答スピードは遅くなる。一
方、コンデンサＣ１の値を小さくすると、応答スピード
は速くなるが、出力される映像検波信号の波形の安定性
が損われる。このため、コンデンサＣ１より成るフィル
タ回路を更に複雑な回路構成にし、出力波形の安定性お
よび応答スピードの高速性の両者を両立させる試みが種
々行われているが、満足すべき結果が得られていないの
が現状である。
この発明は上記のような問題点を解決するためになされ
たもので、出力波形の安定性および応答スピードの高速
性の両者を容易に両立させることのできるＡＧＣ回路を
得ることを目的とする。
たもので、出力波形の安定性および応答スピードの高速
性の両者を容易に両立させることのできるＡＧＣ回路を
得ることを目的とする。
この発明による自動利得制御回路は、映像中間周波信号
を増幅しかつ検波して、映像検波信号を出力する映像中
間周波信号処理回路と、この映像中間周波信号処理回路
に接続され、前記映像検波信号の振幅のピークが基準値
よりも大きいか小さいかを判定し、大きいとき第１の出
力、小さいとき第２の出力を導出する判定回路と、この
判定回路と前記映像中間周波信号処理回路とに接続され
、前記第１の出力に応答して比較的速い第１のスピード
で前記映像中間周波信号処理回路の利得を減少させ、前
記第２の出力に応答して比較的遅い第２のスピードで前
記映像中間周波信号処理回路の利得を増大させる利得制
御回路と、前記判定回路と前記利得１．ｌ］Ｉ１１回路
とに接続され、前記判定回路から前記第１の出力が１水
平周期よりも長い所定期間導出されないとき、前記利得
制御回路における前記第２のスピードを、該第２のスピ
ードよりも速い第３のスピードに変更する利得変化スピ
ード変更回路とを備えて構成されている。
を増幅しかつ検波して、映像検波信号を出力する映像中
間周波信号処理回路と、この映像中間周波信号処理回路
に接続され、前記映像検波信号の振幅のピークが基準値
よりも大きいか小さいかを判定し、大きいとき第１の出
力、小さいとき第２の出力を導出する判定回路と、この
判定回路と前記映像中間周波信号処理回路とに接続され
、前記第１の出力に応答して比較的速い第１のスピード
で前記映像中間周波信号処理回路の利得を減少させ、前
記第２の出力に応答して比較的遅い第２のスピードで前
記映像中間周波信号処理回路の利得を増大させる利得制
御回路と、前記判定回路と前記利得１．ｌ］Ｉ１１回路
とに接続され、前記判定回路から前記第１の出力が１水
平周期よりも長い所定期間導出されないとき、前記利得
制御回路における前記第２のスピードを、該第２のスピ
ードよりも速い第３のスピードに変更する利得変化スピ
ード変更回路とを備えて構成されている。
この発明における利得変化スピード変更回路は、映像検
波信号が過大に減衰することにより、映像検波信号のピ
ークが１水平期間よりも長い所定期間基準値に達しない
ときには、映像中間周波信号処理回路の利得の増大スピ
ードを速くして、映像検波信号の振幅の回復を早める。
波信号が過大に減衰することにより、映像検波信号のピ
ークが１水平期間よりも長い所定期間基準値に達しない
ときには、映像中間周波信号処理回路の利得の増大スピ
ードを速くして、映像検波信号の振幅の回復を早める。
第１図はこの発明による自動利得制御回路の一実施例を
示すブロック図である。図において、映像中間周波信号
処理回路１１は、利得可変増幅回路１２およびＡＭ検波
回路１３を含んで構成されている。図示しないチューナ
より入力端子１４に与えられた映像中間周波信号は、利
得可変増幅回路１２で増幅され、ＡＭ検波回路１３でＡ
Ｍ検波されて、出力端子１５より映像検波信号として出
力される。
示すブロック図である。図において、映像中間周波信号
処理回路１１は、利得可変増幅回路１２およびＡＭ検波
回路１３を含んで構成されている。図示しないチューナ
より入力端子１４に与えられた映像中間周波信号は、利
得可変増幅回路１２で増幅され、ＡＭ検波回路１３でＡ
Ｍ検波されて、出力端子１５より映像検波信号として出
力される。
この実施例に係るＡＧＣ回路２１は、コンデンサＣ１を
急速に充電するための急速充電回路２２を含んで構成さ
れている。急速充電回路２２以外の回路部分の機能は、
第４図に示す従来のＡＧＣ回路１６の機能と実質的に同
様である。
急速に充電するための急速充電回路２２を含んで構成さ
れている。急速充電回路２２以外の回路部分の機能は、
第４図に示す従来のＡＧＣ回路１６の機能と実質的に同
様である。
映像中間周波信号処理回路１１より出力される映像検波
信号は、電圧比較器２３の正入力に与えられる。電圧比
較器２３の負人力には基準電圧■。が与えられている。
信号は、電圧比較器２３の正入力に与えられる。電圧比
較器２３の負人力には基準電圧■。が与えられている。
電圧比較器２３は、映像検波信号の電圧■１ （この実
施例では下側波帯の電圧）が基準電圧ＶＡよりも大きい
ときは正、小さいときは負の信号を出力する。電圧比較
器２３の出力信号は、スイッチ回路２４および、急速充
電回路２２のリトリガブル単安定マルチバイブレーク２
５に与えられる。
施例では下側波帯の電圧）が基準電圧ＶＡよりも大きい
ときは正、小さいときは負の信号を出力する。電圧比較
器２３の出力信号は、スイッチ回路２４および、急速充
電回路２２のリトリガブル単安定マルチバイブレーク２
５に与えられる。
スイッチ回路２４は、電圧比較器２３の出力信号が正の
とき接点Ｐ１側、負のとき接点Ｐ２側にそれぞれ接続さ
れる。これにより、映像検波信号の電圧■１が基準電圧
ｖＡよりも大きいときはコンデンサＣ１は充電、小さい
ときはコンデンサＣ１はｔＩｌ電される。
とき接点Ｐ１側、負のとき接点Ｐ２側にそれぞれ接続さ
れる。これにより、映像検波信号の電圧■１が基準電圧
ｖＡよりも大きいときはコンデンサＣ１は充電、小さい
ときはコンデンサＣ１はｔＩｌ電される。
定常状態（第５Ａ図参照）では、電圧比較器２３の出力
信号は、映像検波信号に含まれる同期信号の先端部分に
対応して短期間だけ負になるパルス波形を示す。リトリ
ガブル単安定マルチバイブレータ２５は、この負のパル
スによりトリガされ、そのトリガから２００μｓｅｃの
間ハイレベルにある信号を出力する。２００μｓｅｃの
経過前に再トリガされると、その再トリガから２００μ
Ｓｅｃの間はリトリガブル単安定マルチバイブレータ２
５の出力信号はハイレベルに保たれる。水平開１］信号
の周期が６３μｓｅｃであることより、通常、リトリガ
ブル単安定マルチバイブレーク２５は６３μｓｅｃごと
にトリガされる。したがって、定常状態では、リトリガ
ブル単安定マルチバイブレータ２５の出力信号はハイレ
ベルのままである。この出力信号がローレベルに反転す
るのは、映像検波信号に含まれる水平同期信号の先端部
分の電圧レベルが、水平同期信号の３周期を越えて基準
電圧ＶＡ以上となるときく第３Ｂ図参照）である。すな
わち、映像検波信号の過大な振幅減衰があったときのみ
、リトリガブル単安定マルチバイブレータ２５の出力信
号はハイレベルからローレベルに反転する。
信号は、映像検波信号に含まれる同期信号の先端部分に
対応して短期間だけ負になるパルス波形を示す。リトリ
ガブル単安定マルチバイブレータ２５は、この負のパル
スによりトリガされ、そのトリガから２００μｓｅｃの
間ハイレベルにある信号を出力する。２００μｓｅｃの
経過前に再トリガされると、その再トリガから２００μ
Ｓｅｃの間はリトリガブル単安定マルチバイブレータ２
５の出力信号はハイレベルに保たれる。水平開１］信号
の周期が６３μｓｅｃであることより、通常、リトリガ
ブル単安定マルチバイブレーク２５は６３μｓｅｃごと
にトリガされる。したがって、定常状態では、リトリガ
ブル単安定マルチバイブレータ２５の出力信号はハイレ
ベルのままである。この出力信号がローレベルに反転す
るのは、映像検波信号に含まれる水平同期信号の先端部
分の電圧レベルが、水平同期信号の３周期を越えて基準
電圧ＶＡ以上となるときく第３Ｂ図参照）である。すな
わち、映像検波信号の過大な振幅減衰があったときのみ
、リトリガブル単安定マルチバイブレータ２５の出力信
号はハイレベルからローレベルに反転する。
リトリガブル単安定マルチバイブレータ２５の出力信号
はスイッチ回路２６に与えられる。スイッチ回路２６は
、リトリガブル単安定マルチバイブレータ２５の出力信
号がハイレベルのときはオフ、ローレベルのときはオン
となる。通常、スイッチ回路２６はオフであるため、コ
ンデンサＣ１の充電゛電流は定電流源２７を通じて与え
られる。
はスイッチ回路２６に与えられる。スイッチ回路２６は
、リトリガブル単安定マルチバイブレータ２５の出力信
号がハイレベルのときはオフ、ローレベルのときはオン
となる。通常、スイッチ回路２６はオフであるため、コ
ンデンサＣ１の充電゛電流は定電流源２７を通じて与え
られる。
コンデンサＣ１の放電電流を規定する定電流１１！２８
の電流値を１１とすると、定電流源２７の電流値は従来
と同様に１１１５０に設定される。これにより、映像検
波信号の振幅が過大に減衰することによってリトリガブ
ル単安定マルチバイブレーク２５の出力信号がローレベ
ルに反転しない限り、第４図に示す従来のＡＧＣ回路と
同様の自動利得制御が行われる。
の電流値を１１とすると、定電流源２７の電流値は従来
と同様に１１１５０に設定される。これにより、映像検
波信号の振幅が過大に減衰することによってリトリガブ
ル単安定マルチバイブレーク２５の出力信号がローレベ
ルに反転しない限り、第４図に示す従来のＡＧＣ回路と
同様の自動利得制御が行われる。
第３Δ図に示すように、入力端子１４に与えられる映像
中間周波信号の振幅が過大に減衰すると、第３Ｂ図に示
すように出力端子１５から出力される映像検波信号の振
幅も大きく減衰する。ＡＧＣ回路２１の従来と同様の自
動利得制御動作によって、コンデンサＣ１の充電電圧■
２はゆっくりと上昇し、利得可変増幅回路１２の利得が
徐々に大きくなることにより、映像検波信号の振幅は次
第に回復してくるが、２００μｓｅｃの期間が経過して
も映像検波信号に含まれる水平同期信号の先端部分の電
圧レベルが基準電圧■、に達しないときは、リトリガブ
ル単安定マルチバイブレーク２５の出力信号はハイレベ
ルからローレベルに反転する。
中間周波信号の振幅が過大に減衰すると、第３Ｂ図に示
すように出力端子１５から出力される映像検波信号の振
幅も大きく減衰する。ＡＧＣ回路２１の従来と同様の自
動利得制御動作によって、コンデンサＣ１の充電電圧■
２はゆっくりと上昇し、利得可変増幅回路１２の利得が
徐々に大きくなることにより、映像検波信号の振幅は次
第に回復してくるが、２００μｓｅｃの期間が経過して
も映像検波信号に含まれる水平同期信号の先端部分の電
圧レベルが基準電圧■、に達しないときは、リトリガブ
ル単安定マルチバイブレーク２５の出力信号はハイレベ
ルからローレベルに反転する。
このローレベルの信号に応答してスイッチ回路２６はオ
ンするので、コンデンサＣ１への充電電流は、定電流源
２７に加えて、定電流源２９からも供給される。これに
より、コンデンサＣ１の充電電圧Ｘ２は急速に上昇し、
利得可変増幅回路１２の利得が急速に増大するので、映
像検波信号の振幅は急激に回復する。そして、映像検波
信号に含まれる水平同期信号の先端部分が基準電圧■。
ンするので、コンデンサＣ１への充電電流は、定電流源
２７に加えて、定電流源２９からも供給される。これに
より、コンデンサＣ１の充電電圧Ｘ２は急速に上昇し、
利得可変増幅回路１２の利得が急速に増大するので、映
像検波信号の振幅は急激に回復する。そして、映像検波
信号に含まれる水平同期信号の先端部分が基準電圧■。
を横切ると、電圧比較器２３から負のパルス信号が出力
され、リトリガブル単安定マルチバイブレーク２５がト
リガされるとともに、その負のパルスの期間、スイッチ
回路２４が接点Ｐ２に接続される。これによりコンデン
サＣ１が幾分放電され、その充電電圧■２が減少するこ
とにより、利得可変増幅回路１２の行き過ぎた利得増大
が修正される。そして以接は定常状態となる。もし利得
可変増幅回路１２の利得増大が過剰に行き過ぎておれば
、複数水平周期をかけてその修正が行われることになる
。一般には、急速充電用の定電流源２９の電流値Ｉ２が
放電用の定電流源２８の電流値１１とほぼ等しいとき、
上述のオーバーシュートの修正も含めたＡＧＣスピード
が最も早くなるものと予想される。
され、リトリガブル単安定マルチバイブレーク２５がト
リガされるとともに、その負のパルスの期間、スイッチ
回路２４が接点Ｐ２に接続される。これによりコンデン
サＣ１が幾分放電され、その充電電圧■２が減少するこ
とにより、利得可変増幅回路１２の行き過ぎた利得増大
が修正される。そして以接は定常状態となる。もし利得
可変増幅回路１２の利得増大が過剰に行き過ぎておれば
、複数水平周期をかけてその修正が行われることになる
。一般には、急速充電用の定電流源２９の電流値Ｉ２が
放電用の定電流源２８の電流値１１とほぼ等しいとき、
上述のオーバーシュートの修正も含めたＡＧＣスピード
が最も早くなるものと予想される。
上記実施例によれば、映像検波信号が過大に減衰してそ
のピーク（すなわち水平同期信号の先ｍ）が２００μｓ
ｅｃよりも長い期間、基準電圧ＶＡを横切らないときに
は、急速充電回路２２により利得可変増幅回路１２の利
得の増大スピードが速められ、その結果、像検波信号の
振幅の回復が大幅に早められる。したがって、コンデン
サＣ１の容砒値を大きくして出力波形の安定性を図った
としても、それによって応答スピードが理くなる不都合
は生じない。
のピーク（すなわち水平同期信号の先ｍ）が２００μｓ
ｅｃよりも長い期間、基準電圧ＶＡを横切らないときに
は、急速充電回路２２により利得可変増幅回路１２の利
得の増大スピードが速められ、その結果、像検波信号の
振幅の回復が大幅に早められる。したがって、コンデン
サＣ１の容砒値を大きくして出力波形の安定性を図った
としても、それによって応答スピードが理くなる不都合
は生じない。
第２図は、第１図に示！ｊＡＧＣ回路２１を集積回路で
構成するときの一回路構成例を示す回路図である。急速
充電回路２２以外の回路部分の構成は第４図に示す従来
のＡＧＣ回路１６と同様である。第２図において、トラ
ンジスタＱ、、Ｑ２より成る差動増幅回路１７は第１図
の電圧比較器２３およびスイッチ回路２４に相当し、ト
ランジスタＱ、Ｑ６より成るカレントミラー回路、抵抗
Ｒ，Ｒ４および定電流源１８は第１図の充電用定電流源
２７に相当する。また、トランジスタＱ４．０５より成
るカレントミラー回路、抵抗Ｒ２゜Ｒ、トランジスタＱ
、Ｑ８より成るカレントミラー回路および定電流源１８
は、第１図の放電用定電流源２８に相当する。定電流源
１８の電流値を１１と設定し、またＲ１＝Ｒ２＝Ｒ３，
Ｒ４＝５０Ｒ、Ｒ＝Ｒ６と設定することにより、定常状
態での動作時のコンデンサＣ１の充電電流が■ 、放電
電流が１１１５０となるように構成されている。
構成するときの一回路構成例を示す回路図である。急速
充電回路２２以外の回路部分の構成は第４図に示す従来
のＡＧＣ回路１６と同様である。第２図において、トラ
ンジスタＱ、、Ｑ２より成る差動増幅回路１７は第１図
の電圧比較器２３およびスイッチ回路２４に相当し、ト
ランジスタＱ、Ｑ６より成るカレントミラー回路、抵抗
Ｒ，Ｒ４および定電流源１８は第１図の充電用定電流源
２７に相当する。また、トランジスタＱ４．０５より成
るカレントミラー回路、抵抗Ｒ２゜Ｒ、トランジスタＱ
、Ｑ８より成るカレントミラー回路および定電流源１８
は、第１図の放電用定電流源２８に相当する。定電流源
１８の電流値を１１と設定し、またＲ１＝Ｒ２＝Ｒ３，
Ｒ４＝５０Ｒ、Ｒ＝Ｒ６と設定することにより、定常状
態での動作時のコンデンサＣ１の充電電流が■ 、放電
電流が１１１５０となるように構成されている。
第２図の急速充電回路２２において、第１図のリトリガ
ブル単安定マルチバイブレータ２５の機能は、トランジ
スタＱ９ 、Ｑ１０’抵抗Ｒ７〜Ｒ９、コンデンサＣ２
、トランジスタＱ１１．Ｑ１２より成る差動増幅回路お
よび基準電圧■８により達成される。すなわち、水平同
期信号の先端部分で映像検波信号の電圧ｖ ｔｆｉ基準
電圧ＶＡ以下になると、差動増幅回路１７のトランジス
タＱ２が導通することより、トランジスタＱ９．Ｑ１０
が導通ずる。
ブル単安定マルチバイブレータ２５の機能は、トランジ
スタＱ９ 、Ｑ１０’抵抗Ｒ７〜Ｒ９、コンデンサＣ２
、トランジスタＱ１１．Ｑ１２より成る差動増幅回路お
よび基準電圧■８により達成される。すなわち、水平同
期信号の先端部分で映像検波信号の電圧ｖ ｔｆｉ基準
電圧ＶＡ以下になると、差動増幅回路１７のトランジス
タＱ２が導通することより、トランジスタＱ９．Ｑ１０
が導通ずる。
これによりコンデンサＣ２が瞬時に放電され、初期状態
にリセットされる。次に映像検波信号の電圧ｖ１が基準
電圧以上になると、トランジスタＱ２ 、Ｑ９．０１０
は非導通となり、コンデンサＣ２はその容量値および抵
抗Ｒ９の抵抗値により規定される時定数で充電される。
にリセットされる。次に映像検波信号の電圧ｖ１が基準
電圧以上になると、トランジスタＱ２ 、Ｑ９．０１０
は非導通となり、コンデンサＣ２はその容量値および抵
抗Ｒ９の抵抗値により規定される時定数で充電される。
この時定数は、２００μｓｅｃ経過時にコンデンサＣ２
の充電電圧Ｖ３が基準電圧Ｖ、と等しくなるように設定
される。
の充電電圧Ｖ３が基準電圧Ｖ、と等しくなるように設定
される。
定常状態では、６３μｓｅｃごとに映像検波信号の水平
同期信号の先端部分が基準電圧Ｖ、を横切るため、コン
デンサＣ２は６３μｓｅｃごとにリセットされ、その充
電電圧が基準電圧Ｖ、に達することはない。ところが、
第３Ａ図に示すように、映像中間周波信号の振幅が過度
に減衰すると、第３Ｂ図に示すように水平同期信号の何
周期にもわたって映像検波信号の電圧Ｖ１が基準電圧Ｖ
Ａ以下とならないことより、コンデンサＣ２はりセット
されることなく充電され続け、その充電電圧Ｖ３は第３
Ｄ図に示すように増大し続ける。そして２００μｓｅｃ
が経過すると、コンデンサＣ２の充電電圧■ が基準電
圧Ｖ８を越え、その時点でトランジスタＱ１１は非導通
から導通、トランジスタＱ１２は導通から非導通にそれ
ぞれ反転する。
同期信号の先端部分が基準電圧Ｖ、を横切るため、コン
デンサＣ２は６３μｓｅｃごとにリセットされ、その充
電電圧が基準電圧Ｖ、に達することはない。ところが、
第３Ａ図に示すように、映像中間周波信号の振幅が過度
に減衰すると、第３Ｂ図に示すように水平同期信号の何
周期にもわたって映像検波信号の電圧Ｖ１が基準電圧Ｖ
Ａ以下とならないことより、コンデンサＣ２はりセット
されることなく充電され続け、その充電電圧Ｖ３は第３
Ｄ図に示すように増大し続ける。そして２００μｓｅｃ
が経過すると、コンデンサＣ２の充電電圧■ が基準電
圧Ｖ８を越え、その時点でトランジスタＱ１１は非導通
から導通、トランジスタＱ１２は導通から非導通にそれ
ぞれ反転する。
すると、今までトランジスタＱ１２を介して流れていた
定電流源３０の電流がトランジスタＱ１１を介して流れ
るので、トランジスタＱ１３は導通から非導通に反転し
、トランジスタＱ１４は非導通から導通に反転する。ト
ランジスタＱ１４．Ｑ３より成るカレントミラー回路に
おいて、Ｒ１ｏ＝Ｒ１と設定しておくことにより、定電
流源１８の電流１１と等しい電流がトランジスタＱ１４
のコレクタからコンデンサＣ１に供給され、トランジス
タＱ６のコレクタから供給される１１１５０の電流と相
俟って、コンデン＋ＪＣ１は急速に充電される。そして
、利得可変増幅回路１２の利得の急速な増大により映像
検波信号の水平同期信号の先端が基準電圧Ｖ を横切る
と、トランジスタＱ、Ｑ９．Ｑ１ｏが導通してコンデン
サＣ２はリセットされ、その充電電圧は瞬時にＯＶに低
下する。そして以侵は定常状態での自動利得制御２Ｉｌ
動作が行われる。
定電流源３０の電流がトランジスタＱ１１を介して流れ
るので、トランジスタＱ１３は導通から非導通に反転し
、トランジスタＱ１４は非導通から導通に反転する。ト
ランジスタＱ１４．Ｑ３より成るカレントミラー回路に
おいて、Ｒ１ｏ＝Ｒ１と設定しておくことにより、定電
流源１８の電流１１と等しい電流がトランジスタＱ１４
のコレクタからコンデンサＣ１に供給され、トランジス
タＱ６のコレクタから供給される１１１５０の電流と相
俟って、コンデン＋ＪＣ１は急速に充電される。そして
、利得可変増幅回路１２の利得の急速な増大により映像
検波信号の水平同期信号の先端が基準電圧Ｖ を横切る
と、トランジスタＱ、Ｑ９．Ｑ１ｏが導通してコンデン
サＣ２はリセットされ、その充電電圧は瞬時にＯＶに低
下する。そして以侵は定常状態での自動利得制御２Ｉｌ
動作が行われる。
なお上記実施例では、急速充電に入るための持ち時間を
２００μｓｅｃに設定したが、この持ち時間は１水平周
期く６３μｓｅｃ ）よりも大きければよく、またそれ
程正確な値の設定は必要ない。したがってコンデンサＣ
２の精度はそれ程高いものは要求されず、また必要な容
量値も数１０ｐＦ程度であるため、急速充電回路２２は
容易に集積回路化が可能である。
２００μｓｅｃに設定したが、この持ち時間は１水平周
期く６３μｓｅｃ ）よりも大きければよく、またそれ
程正確な値の設定は必要ない。したがってコンデンサＣ
２の精度はそれ程高いものは要求されず、また必要な容
量値も数１０ｐＦ程度であるため、急速充電回路２２は
容易に集積回路化が可能である。
上２実施例のＡＧＣ回路２１を第４図に示す従来のＡＧ
Ｃ回路１６と比べた場合、比較的簡単な回路構成の急速
充電回路２２の追加のみで済み、またＡＧＣ回路全体の
集積回路化も外付部品や外部端子の増加なく実現できる
。ただし、コンデンサＣ１は上記実施例、従来のいずれ
の場合においても外付となる。
Ｃ回路１６と比べた場合、比較的簡単な回路構成の急速
充電回路２２の追加のみで済み、またＡＧＣ回路全体の
集積回路化も外付部品や外部端子の増加なく実現できる
。ただし、コンデンサＣ１は上記実施例、従来のいずれ
の場合においても外付となる。
以上説明したように、この発明によれば、利得変化スピ
ード変更回路を設けることにより、映像検波信号が過大
に減衰してそのピークが１水平周期よりも長い所定期間
基準値に達しないときには、映像中間周波信号処理回路
の利得の増大スピードを速くして、映像検波信号の振幅
の回復を早めるようにしたので、出力波形の安定性を高
めても、応答スピードが遅くなることはなく、出力波形
の安定性および応答スピードの高速性の両者を容易に両
立させることができるという効果がある。
ード変更回路を設けることにより、映像検波信号が過大
に減衰してそのピークが１水平周期よりも長い所定期間
基準値に達しないときには、映像中間周波信号処理回路
の利得の増大スピードを速くして、映像検波信号の振幅
の回復を早めるようにしたので、出力波形の安定性を高
めても、応答スピードが遅くなることはなく、出力波形
の安定性および応答スピードの高速性の両者を容易に両
立させることができるという効果がある。
第１図はこの発明による自動利得制御回路の一実施例を
示すブロック図、第２図はこの発明による自動利得制御
回路を集積回路により構成する場合の一回路構成例を示
す回路図、第３Ａ図から第３Ｄ図は第１図および第２図
に示す自動利得制御回路の動作を示す波形図、第４図は
従来の自動利得制御回路を示す回路図、第５Ａ図、第５
Ｂ図および第６Ａ図から第６Ｃ図は第４図の自動利得制
御回路の動作を示す波形図である。 図において、１１は映像中間周波信号処理回路、１２は
利得可変増幅回路、１３はΔＭ検波回路、２１はＡＧＣ
回路、２２は０速充電回路、２３は電圧比較器、２４お
よび２６はスイッチ回路、２５はリトリガブル単安定マ
ルチバイブレータ、２７〜２９は定電流源、Ｃ１はコン
デンサ、■ｏは基準電圧である。 なお、各図中同一符号は同一または相当部分を示す。
示すブロック図、第２図はこの発明による自動利得制御
回路を集積回路により構成する場合の一回路構成例を示
す回路図、第３Ａ図から第３Ｄ図は第１図および第２図
に示す自動利得制御回路の動作を示す波形図、第４図は
従来の自動利得制御回路を示す回路図、第５Ａ図、第５
Ｂ図および第６Ａ図から第６Ｃ図は第４図の自動利得制
御回路の動作を示す波形図である。 図において、１１は映像中間周波信号処理回路、１２は
利得可変増幅回路、１３はΔＭ検波回路、２１はＡＧＣ
回路、２２は０速充電回路、２３は電圧比較器、２４お
よび２６はスイッチ回路、２５はリトリガブル単安定マ
ルチバイブレータ、２７〜２９は定電流源、Ｃ１はコン
デンサ、■ｏは基準電圧である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）映像中間周波信号を増幅しかつ検波して、映像検
波信号を出力する映像中間周波信号処理回路と、 前記映像中間周波信号処理回路に接続され、前記映像検
波信号の振幅のピークが基準値よりも大きいか小さいか
を判定し、大きいとき第１の出力、小さいとき第２の出
力を導出する判定回路と、前記判定回路と前記映像中間
周波信号処理回路とに接続され、前記第１の出力に応答
して比較的速い第１のスピードで前記映像中間周波信号
処理回路の利得を減少させ、前記第２の出力に応答して
比較的遅い第２のスピードで前記映像中間周波信号処理
回路の利得を増大させる利得制御回路と、前記判定回路
と前記利得制御回路とに接続され、前記判定回路から前
記第１の出力が１水平周期よりも長い所定期間導出され
ないとき、前記利得制御回路における前記第２のスピー
ドを、該第２のスピードよりも速い第３のスピードに変
更する利得変化スピード変更回路とを備える自動利得制
御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188818A JPH0695741B2 (ja) | 1988-07-27 | 1988-07-27 | 自動利得制御回路 |
| US07/300,977 US4884141A (en) | 1988-07-27 | 1989-01-24 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188818A JPH0695741B2 (ja) | 1988-07-27 | 1988-07-27 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0237885A true JPH0237885A (ja) | 1990-02-07 |
| JPH0695741B2 JPH0695741B2 (ja) | 1994-11-24 |
Family
ID=16230354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63188818A Expired - Fee Related JPH0695741B2 (ja) | 1988-07-27 | 1988-07-27 | 自動利得制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4884141A (ja) |
| JP (1) | JPH0695741B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734518B2 (ja) * | 1988-03-17 | 1998-03-30 | ソニー株式会社 | テレビジョンカメラ一体型磁気記録装置 |
| DE3925329A1 (de) * | 1989-07-31 | 1991-02-07 | Siemens Ag | Schaltungsanordnung zum regeln der amplitude von videosignalen |
| EP0495141B1 (de) * | 1991-01-16 | 1994-09-07 | Siemens Aktiengesellschaft | Amplitudenregeleinrichtung |
| JPH04314279A (ja) * | 1991-04-12 | 1992-11-05 | Pioneer Electron Corp | Ａｇｃ回路 |
| US5463603A (en) * | 1992-03-18 | 1995-10-31 | Imp, Inc. | Computer disk drive integrated data path circuit optimized for handling both data and servo signals |
| CA2106439A1 (en) * | 1992-11-13 | 1994-05-14 | Yusuke Ota | Burst mode digital data receiver |
| US5371763A (en) * | 1992-11-13 | 1994-12-06 | At&T Corp. | Packet mode digital data receiver |
| JPH06244889A (ja) * | 1993-02-15 | 1994-09-02 | Fujitsu Ltd | モデム復調部用受信レベル調整回路 |
| JP3525446B2 (ja) * | 1993-02-19 | 2004-05-10 | 富士通株式会社 | 情報処理装置 |
| FR2705520B1 (fr) * | 1993-05-19 | 1995-08-04 | Sgs Thomson Microelectronics | Dispositif d'ajustement du niveau du noir d'un signal vidéo. |
| US5603113A (en) * | 1993-06-16 | 1997-02-11 | Oki Telecom | Automatic gain control circuit for both receiver and transmitter adjustable amplifiers including a linear signal level detector with DC blocking, DC adding, and AC removing components |
| KR0151414B1 (ko) * | 1993-12-30 | 1998-10-15 | 김광호 | 영상처리 시스템의 자동이득 조절회로 |
| FR2726706B1 (fr) * | 1994-11-07 | 1997-01-03 | Thomson Consumer Electronics | Dispositif de generation de fonctions de transfert definies par intervalles |
| US5822017A (en) * | 1995-05-30 | 1998-10-13 | Samsung Electronics Co., Ltd. | AGC for video signal comprising fusible links |
| JPH10506515A (ja) * | 1995-07-21 | 1998-06-23 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 無線デジタル通信装置およびピーク検出器 |
| US5841316A (en) * | 1996-05-24 | 1998-11-24 | Shau; Jeng-Jye | Analog signal processing circuit for generating automatic-gain controlled reference-signal-biased output signals |
| JP3325469B2 (ja) * | 1996-09-18 | 2002-09-17 | 株式会社東芝 | 自動利得制御ループ回路 |
| EP0847193A1 (fr) * | 1996-12-06 | 1998-06-10 | Koninklijke Philips Electronics N.V. | Circuit d'amplification pour un signal à fréquence intermédiaire d'un récepteur d'ondes hertziennes |
| JP2000151442A (ja) * | 1998-11-17 | 2000-05-30 | Sony Corp | Ａｇｃ回路 |
| US6510015B2 (en) | 1999-12-10 | 2003-01-21 | Seagate Technology Llc | Magnetic disc having physical servo patterns with a magnetic carrier, and method of making and using the same |
| EP1298795A3 (en) * | 2001-09-27 | 2004-05-06 | Kabushiki Kaisha Toshiba | Variable gain amplifier |
| DE10158417A1 (de) * | 2001-11-29 | 2003-06-12 | Philips Intellectual Property | Schneller AGC-Detektor |
| JP4054716B2 (ja) * | 2003-05-16 | 2008-03-05 | 沖電気工業株式会社 | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 |
| TW201218621A (en) * | 2010-10-29 | 2012-05-01 | Anpec Electronics Corp | Device and method for signal amplification |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3624290A (en) * | 1969-12-30 | 1971-11-30 | Zenith Radio Corp | Television receiver agc system keyed in response to time coincidence of sync and flyback pulses |
| US3898380A (en) * | 1973-10-17 | 1975-08-05 | Motorola Inc | AGC Detector circuit having noise and overload correction capability |
| US4292598A (en) * | 1978-06-01 | 1981-09-29 | Tokyo Shibaura Denki Kabushiki Kaisha | Automatic gain control circuit |
| JPS5515857U (ja) * | 1978-07-17 | 1980-01-31 | ||
| US4371842A (en) * | 1980-10-24 | 1983-02-01 | Sperry Corporation | Self-adjusting dual mode automatic gain control circuit |
| US4433304A (en) * | 1981-08-19 | 1984-02-21 | General Electric Company | Automatic noise rejection for use in scanner and the like |
| GB2192465B (en) * | 1986-07-12 | 1990-03-21 | Marconi Instruments Ltd | Signal measurement |
-
1988
- 1988-07-27 JP JP63188818A patent/JPH0695741B2/ja not_active Expired - Fee Related
-
1989
- 1989-01-24 US US07/300,977 patent/US4884141A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695741B2 (ja) | 1994-11-24 |
| US4884141A (en) | 1989-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237885A (ja) | 自動利得制御回路 | |
| US6154256A (en) | Sync separator and video signal detector circuits | |
| EP0091719B1 (en) | Line synchronizing circuit for a picture display device and picture display device comprising such a circuit | |
| US4520393A (en) | Synchronizing circuit arrangement for deriving and processing a synchronizing signal contained in an incoming video signal | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| US4313137A (en) | Integratable vertical sync separator | |
| US3598902A (en) | Gated differential gain control circuit for a television receiver | |
| KR880001131B1 (ko) | 텔레비젼 수신기의 자동 이득 제어 시스템용 잡음 감도 감소회로 | |
| US6246285B1 (en) | AGC circuit based on a peak detection system | |
| US5038116A (en) | Oscillator synchronizing circuit stabilized against loss of sync signals | |
| JPS623640B2 (ja) | ||
| US7940332B2 (en) | Signal detection device and methods thereof | |
| JPS6327166A (ja) | ゲインコントロ−ルアンプ | |
| US5003391A (en) | Circuitry for processing a synchronizing signal | |
| EP0456102B1 (en) | Apparatus for conditioning a signal parameter | |
| US2794911A (en) | Circuit arrangement for reducing the effect of undesired components in a television signal | |
| JPH0543575Y2 (ja) | ||
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPS5923683A (ja) | 自動利得制御回路 | |
| KR790000819B1 (ko) | 선택 자동 이득 조절 회로 | |
| JPS60226283A (ja) | Ａｇｃ回路 | |
| JPS60103742A (ja) | 制御回路 | |
| JPH0312832B2 (ja) | ||
| JPH04225684A (ja) | ディスパーサル除去回路 | |
| JPH0582783B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |