JPH025619A - チャージポンプ装置 - Google Patents

チャージポンプ装置

Info

Publication number
JPH025619A
JPH025619A JP63155765A JP15576588A JPH025619A JP H025619 A JPH025619 A JP H025619A JP 63155765 A JP63155765 A JP 63155765A JP 15576588 A JP15576588 A JP 15576588A JP H025619 A JPH025619 A JP H025619A
Authority
JP
Japan
Prior art keywords
filter
capacitor
voltage
phase difference
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63155765A
Other languages
English (en)
Inventor
Toshimasa Otsuka
大塚 敏正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP63155765A priority Critical patent/JPH025619A/ja
Publication of JPH025619A publication Critical patent/JPH025619A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く本発明の産業上の利用分野〉 本発明は、ディジタル位相比較器からの位相差パルスに
応じて低域通過フィルタのコンデンサを充放電するため
のチャージポンプ装置に関する。
〈従来技術〉(第3図) 例えばPLL信号発生器等では、電圧制御発振器(VC
O)からの信号を分周あるいはへテロダイン変換した信
号と所定の基準信号との位相差を検出し、この検出信号
を制御信号として電圧制御発振器に帰還することにより
、基準信号と同等の周波数安定度をもつ発振信号を出力
するようにしている。
2つの信号の位相差を検出するための手段とじて各種の
位相比較器が従来より用いられているが、2信号の周波
数差および位相差を検出できロックレンジを非常に広く
することができることからディジタル位相比較器が多く
用いられている。
このようなfイジタル位相比較器を用いたPLL回路で
は、2信号の周波数差および位相差に応じた位相比較器
からのパルス(8号を、電圧制6′I1発振器の周波数
を制御するための制御信号として取出すためにループフ
ィルタおよびこのループフィルタに対する充放電を行う
チャージポンプHtffが設けられている。
第3図は、従来よりPLL回路に用いられている位相差
検出回路である。
図において、1はディジタル位相比較器であり、安定な
基準信号「2に対する入力信号r1の位相差および周波
数差に対するパルス信号を2つの出力端子U、Dから出
力する。
即ち、出力端子Uには、基準信号「2に対して入力信号
f1の位相が遅れている場合および周波数が低い場合に
、″゛H″H″レベルス信号がその位相差に応じた時間
だけ出力され、逆に出力端子りには、基準信号「2に対
して入力信号「1の位相が進んでいる場合および周波数
が高い場合に″HIIレベルのパルス信号がその位相差
に応じた時間だけ出力される。
2は、チャージポンプ装置であり、一方の端子側がそれ
ぞれ電源+V、アース電位に接続された2つのスイッチ
回路S1、S2を直列接続して構成している。
スイッチ回路$1は、ディジタル位相比較器1の出力端
子Uから″H″レベルのパルス信号が出力されると、そ
の間だけ閉じ、スイッチ回路S2は出力端子りから” 
H”レベルのパルス信号が出力されると、その間だけ閉
じるように、トランジスタやアナログスイッチ等によっ
て構成されている。
3は、PLL回路のループ応答を決定するラグリード型
のループフィルタであり、2つの抵抗R1、R2とコン
デンサC1とが直列接続されて構成されている。
したがって、ディジタル位相比較器1の出力端子Uに“
H″レベルパルス信号が出力されると、その間だけチャ
ージポンプ2のスイッチ回路S1が閉じ、抵抗R1、R
2を介してコンデンサC1に対する充電が行なわれるた
め、コンデンサC1の端子電圧が上昇し、ループフィル
タ3の出力電圧(制御電圧)も上昇することになる。
また、出力端子りに“1」”レベルのパルス信号が出力
されるとその間だけスイッチ回路S2が閉じ、コンデン
サC1の電荷が抵抗R1、R2を介して放電されるため
、制611電圧が下がることになる。
この制御]雷電圧入力信号の位相(周波数)を常に制御
すれば、入力信号f1の位相は、基準信号「2に同期す
ることになり、VCO(図示せず)の発振周波数は常に
基準信@f2と同程度の安定度を有することになる。
しかして、前記のような従来のチャージポンプR1ff
では、ループフィルタ3のコンデンサC1の端子電圧の
大小によって、このコンデンサC1に対する充放電特性
が大きく異なる。
即ち、コンデンサC1の端子電圧が電源電圧+V近くま
ですでに達している状態でのチャージポンプ装置! 2
からの充電電流は、同一状態の放電電流に比べ非常に小
さく、またコンデンサC1の端子電圧が低い状態での充
電電流は、同一状態の放電電流に比べて非常に大きいも
のとなり、2信号の位相差に比例した変化電圧がループ
フィルタから得られない。
このことは、PLL回路であればそのループ伝達特性の
変化となって表われ、回路の最適化が困難となり、単に
位相差検出回路(FM、PM復調器など)としては、復
調歪となって表われることになる。
このため、前記のようなチャージポンプ装置を用いた回
路では、ループフィルタの充放電特性がほぼ一様となる
ように、ループフィルタの出力電圧をほぼ十V/2の近
傍の範囲でのみ使用するようにしている。
く本発明が解決しようとする課題〉 しかしながら、信号発生器等では広い周波数範囲にわた
って安定な信号を出力する必要があり、前記のような位
相差検出では、+■/2近傍の狭い範囲の出力電圧しか
利用できず、VCOの可変範囲を充分に大きくすること
は困難であった。
このため、前記のような受動型のループフィルタ3の代
りに、増幅率が大きく入力インピーダンスの大きな反転
増幅器に十V/2のバイアスをかけて構成した能Vノ型
のループフィルタを用いることも考えられるが、能動束
子自身による雑音が出力電圧に含まれてしまい、この出
力電圧を制御ll電圧としてVCOに与えた場合、■C
O出力信号の信号純度が著しく悪化するという問題があ
り、特に測定用の信号発生器等に対する使用は困難であ
った。
本発明は前記課題を解決するためになされたもので、受
動型低域通過フィルタに対して一定の充放電を行なうチ
ャージポンプ装置を提供することを目的としている。
〈前記課題を解決するための手段〉 前記課題を解決するために本発明のチャージポンプ装置
は、 受動型低域通過フィルタのコンデンサを所定電流で充放
電するための第1の定電流源と、このコンデンサを所定
電流で放電させるための第2の定電流源と、 ディジタル位相比較手段からの位相差パルスによって、
第1の定電流源または第2の定電流源と受動型低域通過
フィルタとの接続切離しを行なうスイッチ手段とを備え
ている。
く作用〉 したがって、スイッチ手段によって第1の定電流源が受
動型低域通過フィルタに接続されると、そのコンデンサ
は所定の電流で充電され、第2の定電流源が接続される
とそのコンデンサは所定電流で放電される。
く本発明の実施例〉(第1図) 以下、図面に基づいて本発明の一実施例を説明する。
第1図は本発明の一実施例を適用した位相差検出回路を
示す回路図である。
図において、10は前述同様のディジタル位相比較器で
あり、人力信号f1が基準信号f2に対して位相差をも
つとその位相の進み、遅れおよびその位相差に応じて出
力端子U1Dに′1」”レベルの位相差パルス信号を出
力する。
11は、出力端子Uからの位相差パルスを反転するオー
ブンコレクタ型のインバータである。
インバータ11の反転出力は、チャージポンプ8置20
の一方のトランジスタQ1のベースに抵抗RB1を介し
て接続され、ディジタル位相比較器10の出力端子りは
、チャージポンプ装置20の他方のトランジスタQ2の
ベースに接続されている。
PNP型のトランジスタQ1のエミッタは抵抗REIを
介して電源電圧+■に接続され、ベースはツェナダイオ
ードZDを介して電源電圧子Vに接続されている。
したがって、インバータ11の出力が“Lルベルになる
と、電源電圧子■とベース間の電位がツェナ電圧Vzと
なり、トランジスタQ1のエミッタから11./フタに
(Vz −Vbe1 ) /RE 1の一定の電流11
が流れることになる。即ち、この部分は定電流源および
スイッチ回路を兼ねていることになる。
トランジスタQ1のコレクタはNPN型のトランジスタ
Q2のコレクタに接続されており、このトランジスタQ
2の1ミツタは抵抗RE2を介してアース電位に接続さ
れている。
したがって、ディジタル位相比較器10の出力端子りが
H”レベル(電圧をvhとする)になると、トランジス
タQ2のコレクタからエミッタ側に(Vh −Vbe2
 > /RE 2の一定の電流■2が流れることになる
。即ち、この部分も定電流源およびスイッチ回路を兼ね
ていることになる。なおVbe1 、 Vbe2はトラ
ンジスタQl、Q2のペースエミッタ間電圧である。
また、電流■1と12は同等になるように各定数が設定
されている。
トランジスタQl、Q2のコレクタ接続部には、受動型
の低域通過フィルタ30(以下、フィルタと記す)が接
続されている。このフィルタ30は、前述のラグリード
型フィルタの抵抗R2とコンデンサC1のみから構成さ
れているが、チャージポンプ装置20からの充放電電流
11.12を前述の抵抗R1を考慮して、+V/(2・
R1)となるように設定しているため、抵抗R1は実際
には接続されていない。
〈前記実施例の動作〉(第2図) 次に前記実施例の動作について説明する。
第2図は、前記実施例の動作を説明するための信号図で
あり、基2I!信号f2より入力信号f1の位相が遅れ
て入力されると、基準信号f2の立上り(t1時)から
入力信号「2の立上り(し2時)の間、出力端子Uに″
H”レベルの位相差パルスが出力され、このため、チP
−ジボンブ¥装置20のトランジスタQ1からフィルタ
30に対して一定の電流11が流れ、コンデンサC1が
この電流11で充電される。
したがって、フィルタ30の出力電圧VCは、t1時か
らし2時の間一定の傾き(コンデンサC1の容量をCと
すると11/Cの傾き)で上昇する。なお、出力電圧の
し1時における僅かな立上りおよびし2時にJ)ける僅
かな立下りは、抵抗R2による電圧降下分である。
この出力電圧VCは、この出力に接続される回路(例え
ばVCO>によるコンデンサC1の放電がなければ、は
ぼ一定に維持されることになる。
基準信号「2に対して入力信号f1の位相が進んだ場合
、入力信号f1の立上がり(t3時)から基準信号「2
の立上がり(t4時)までの間、ディジタル位相比較器
10の出力端子りには゛H″レベルのパルス信号が出力
される。
このため、t3時からt4時にわたってコンデンサC1
から一定の電流12<=11)がトランジスタQ2を介
して放電され、フィルタ30の出力電圧Vcは、充電時
と逆の傾き(変化率は同一)で下降して所定電圧に保持
される。
したがって、このフィルタ30の出力電圧は、入力信号
「1と基準信@r2どの位相差に比例した分だけ常に変
化することになる。
なお、上記のように構成した場合のフィルタ30の伝達
特性F(s)は、 <1+R2・C−5)V/2・R1・C−8となり前述
の能動型のフィルタと同等(ただし符号はマイナス)に
なる。
く本発明の他の実施例〉 なお、前記実施例では、第1、第2の定電流源としてそ
れぞれトランジスタQ1、Q2による定電流回路を構成
していたが、これは本発明を限定するものでなく、従来
の他の定電流回路を用いることが可能であり、スイッチ
手段についてもディジタル位相比較の位相差パルスに応
じて種々の変形が可能であり、例えばインバータ11を
省略してアナログスイッチ等を用いてもよい。
また、前記実施例では、能動型のフィルタの伝達関数と
同等の伝達関数を得るように、充放電電流を決定してい
たが、これは上記実施例に限定されず、使用条件に応じ
て任意に設定することができる。
く本発明の効果〉 本発明のチセージボンブ装置は前記説明のように、受動
型低域通過フィルタのコンデンサに対して常に一定電流
での充放電を行なうことができ、コンデンサの端子電圧
に関係なく位相差に比例した充放電が可能となる。
このため、PLL回路に用いた場合、ループの伝達特性
が安定となり、回路を最適条件に設定できる。
また、フィルタの出力電圧を広い範囲で利用でさるため
、VCO等の周波数可変範囲を茗しく広くすることがで
きる。
さらに、信号発生器等のPLL回路に用いた場合、能動
型フィルタを使用しないで済むため、出力電圧がその雑
音の影響を受けずに済み、純度の高い信号が得られる。
【図面の簡単な説明】
第1図は、本発明の一実施例を適用した位相差検出回路
を示す回路図、第2図は一実施例の動作を説明する信号
図である。 第3図は、従来装置を用いた位相差検出回路を示す回路
図である。 10・・・・・・fイジタル位相比較器、20・・・・
・・チセージボンブ装置、30・・・・・・低域通過フ
ィルタ。

Claims (1)

  1. 【特許請求の範囲】 受動型低域通過フィルタのコンデンサを所定電流で充電
    するための第1の定電流源と、 前記コンデンサを所定電流で放電させるための第2の定
    電流源と、 ディジタル位相比較手段からの位相差パルスによつて、
    前記第1の定電流源または第2の定電流源と前記受動型
    低域通過フィルタとの接続切離しを行なうスイッチ手段
    を備えたことを特徴とするチャージポンプ装置。
JP63155765A 1988-06-22 1988-06-22 チャージポンプ装置 Pending JPH025619A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63155765A JPH025619A (ja) 1988-06-22 1988-06-22 チャージポンプ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63155765A JPH025619A (ja) 1988-06-22 1988-06-22 チャージポンプ装置

Publications (1)

Publication Number Publication Date
JPH025619A true JPH025619A (ja) 1990-01-10

Family

ID=15612921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63155765A Pending JPH025619A (ja) 1988-06-22 1988-06-22 チャージポンプ装置

Country Status (1)

Country Link
JP (1) JPH025619A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012034212A (ja) * 2010-07-30 2012-02-16 Fujitsu Semiconductor Ltd 位相ロックループ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012034212A (ja) * 2010-07-30 2012-02-16 Fujitsu Semiconductor Ltd 位相ロックループ回路

Similar Documents

Publication Publication Date Title
US4131861A (en) Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop
US5387882A (en) Switched capacitor charge pump and sawtooth oscillator using same
KR0146287B1 (ko) 단안정 멀티 바이브레이터
US4714900A (en) Current output circuit having well-balanced output currents of opposite polarities
KR100906302B1 (ko) 전하 펌프, 이를 포함하는 클록 복구 회로 및 수신기
CA1289632C (en) Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop
JPH01106525A (ja) 周波数発生回路装置
WO1998045944A2 (en) Extended frequency range relaxation oscillator with improved linearity
JPH025619A (ja) チャージポンプ装置
US4389621A (en) Phase locked loop stabilized against temperature and voltage variations
JP2743133B2 (ja) 位相検出器
JP3534379B2 (ja) 振幅制御発振器
US3566301A (en) Multivibrator with linearly variable voltage controlled duty cycle
US6466097B1 (en) Phase locked loop and associated control method
US4937538A (en) Circuit arrangement for synchronizing an oscillator
JP2860177B2 (ja) 位相同期回路
JP3299367B2 (ja) パルス発生回路
JP2573172B2 (ja) 電圧制御発振器
JP2570864B2 (ja) チャージポンプ回路
KR0163900B1 (ko) 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로
JP2536018B2 (ja) 周波数シンセサイザ回路
JPH037417A (ja) 発振回路
JP3794080B2 (ja) Pll回路
JPS58121820A (ja) 発振回路
JPH0683012B2 (ja) 積分回路