JPH0343713B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は、CD（コンパクト・デイスク）プレ
ーヤにおいて、再生アドレスを適確に検知するた
めの制御回路に関し、現在位置と目標位置の時間
差を検出して、その時間差に対応した移動量を制
御目標として再生系のデイスク相対位置を移動さ
せることにより、目標位置を適確に検知できるよ
うにしたものである。 CDのデータフオーマツトは、第１図ａに示す
ように、１フレームが588チヤンネルビツトで構
成され、各フレームごとに１シンボル（８ビツ
ト）のサブコードのエリアを有している。サブコ
ードは98フレームで完結するように構成され、第
１図ｂに示すように、各チヤンネル98ビツトずつ
の８つのチヤンネルＰ，Ｑ，…Ｗを構成してい
る。このうちＱチヤンネルのサブコード（Ｑサブ
コード）は第１図ｃに示すように構成されてい
る。Ｑサブコード中のデータ信号はモード１，
２，３の３種類があり、その手前のアドレス信号
によつていずれかのモードが決定される。モード
１のＱサブコードは時間情報であり、第１図ｄに
示すように、曲中の時間と、最初からの累算時間
が記録されている。この時間情報は分、秒、フレ
ームに分けられて、各々２デイジツトのBCDコ
ード（１デイジツトが４ビツトで表わされるか
ら、６デイジツト×４ビツト＝24ビツト）により
記録されている。ここでの「フレーム」は秒の下
の単位を意味し（なお、この時間の単位を表わす
「フレーム」と、前述の588チヤンネルビツトの区
間を表わす「フレーム」とを区別するため、以下
の説明では588チヤンネルビツトの区間を表わす
「フレーム」を特に「データフレーム」という）、
サブコードが１秒間に75回得られる関係で（伝送
レート4.3218Mビツト／Ｓ÷588ビツト÷98フレ
ーム＝75）、75進法すなわち75フレーム＝１秒に
なつている。Ｑサブコードの時間情報は再生位置
を示すためそのまま表示されるほか、ランダムア
クセス等の検索動作において、目標アドレスとの
偏差をとつて光学系を移動させるために用いられ
る。検索動作はＱサブコードの時間情報を常に読
み取ることができれば、単に随時得られる現在時
間と目標時間の時間差データをとつて、この時間
差を駆動装置の速度指令として与えて、その時間
差が０になるように制御すればよいが、サーチ動
作では光学ヘツドを移動させながらデイスクを読
むため、Ｑサブコードの時間情報を読み取れない
ことが多い。従つて、Ｑサブコードが読み取れな
い場合、前回に読み取られたＱサブコードをその
まま保持して制御を行なうことになるが、上記の
方法では時間差を駆動装置の速度指令としている
ため、Ｑサブコードが長時間読み取れなかつた場
合、同じ速度で移動しつづけるので、目標位置が
大きく行き過ぎてしまい、うまく目標位置に到達
することができない事態を生ずるおそれがある。 この発明は上述の点に鑑みてなされたもので、
CDの検索動作において、Ｑサブコードの時間情
報が長い時間読み取れなかつたとしても、目的と
するアドレスを適確に検知することができる光学
式デイスク再生装置の制御回路を提供しようとす
るものである。 この発明によれば、デイスクから再生されるサ
ブコードの時間情報と目標時間との時間差に応じ
て、この時間差を縮めるように再生系のデイスク
相対位置の移動方向、移動速度、移動時間の指令
内容を決めて移動を行ない、この移動の途中で新
たに時間差データが得られたらこの新たな時間差
データに基づいて指令内容を自動的に更新して移
動を続行し、移動の途中で新たな時間差データが
得られなかつたら移動時間を達成したところで停
止指令を与えて、新たな時間差データが得られる
ようにして、これにより目標時間の位置に向けて
近づけていくようにしている。これによれば、移
動時間により移動量を制御しているので、移動距
離により移動量を制御する場合に比べて再生系の
デイスク相対位置を検出するための位置検出器等
が不要になり、構成が簡略化される。また、移動
している途中で新たな時間差データが得られた
ら、この新たな時間差データに基づいて指令内容
を自動的に更新していくので、指令された移動時
間を達成するまでは指令内容を一切更新せずに移
動時間を達成してはじめて一旦停止して新たに時
間差データを求めなおして移動を繰り返す場合に
比べて移動に無駄がなく、移動距離を短くするこ
とができるとともに、指令内容を変更するごとに
制御を一旦停止する必要がないので、短時間で目
標時間位置に近づけていくことができる。また、
移動の途中で万一新たな時間差データが得られな
くても、移動時間の達成により停止指令を与える
ようにしているので、目標位置を大きく行き過ぎ
てしまうようなことがなく、目標位置に確実に近
づけることができる。しかも、移動時間は時間差
データのみならず、移動速度も考慮して決めてい
るので、どのような速度でも確実に目標位置に近
づけることができる。さらには、目標位置に近づ
くにつれて移動速度は遅くなるので、移動してい
る途中でデイスクから時間情報を読み取つて新た
な時間差データが得られる可能性は高くなつてい
く。 以下、この発明の実施例を添付図面を参照して
説明する。 なお、以下の実施例では図面をわかりやすくす
るため、論理回路の表記方法を単純化している。
第２図ａにそれぞれ示した表記方法がその一例
で、これらは一般的な表記方法で示すと、それぞ
れ第２図ｂの構成に対応している。 第３図において、デイスクから再生された
EFM（eight to fourteen modulation）信号は、
符号変換回路１においてもとの８ビツトの信号に
変換される。変換された信号のうち、各フレーム
に１ビツトずつ含まれるＱサブコードの信号はＱ
サブコード処理回路２に順次書込まれ、98フレー
ムごとに１つのＱサブコードを完結する。このＱ
サブコードはCRCC（cyclic redundarcy check
code）回路３で誤り検出が行なわれ、誤りがな
いと判断された場合は、Ｑサブコード処理回路２
から出力されて、セレクタ４に入力される。 セレクタ４は、後述する時間差演算回路１２の
出力をデコードした現在時間と目標時間の時間差
情報とＱサブコードとを選択して出力するもの
で、時間差情報はＱサブコードを出力する直前の
タイミングに出力され、バツフアレジスタ５に入
力される。バツフアレジスタ５は８ビツトで構成
され、セレクタ４の出力（パラレル信号）を、一
旦格納し、マイクロコンピユータ６からのシフト
信号SCKに従つてシリアル信号DXとして、Ｉ／
Ｏ（input／output）回路７のDout出力を介して、
マイクロコンピユータ６に加える。また、セレク
タ４の出力のうちＱサブコードすなわち、現在ア
ドレスを示す時間情報は、バツフアレジスタ５の
DX出力からＩ／Ｏ回路７のDT出力を介して
BCD／バイナリ変換回路８に加えられ、シフト
信号SHDで選択的にシフトされてレジスタに順
次書き込まれていく。 BCD／バイナリ変換回路８は、また、入力装
置２２から入力される目標アドレスの時間情報
を、マイクロコンピユータ６のDin出力からＩ／
Ｏ回路７のDT出力を介して入力し、シフト信号
SHDでレジスタに順次格納していく。そして
BCD／バイナリ変換回路８は、分、秒、フレー
ムごとにBCDコードで表わされているこれらの
時間情報を一連のバイナリコードに変換する。バ
イナリコードに変換された時間情報はBCD／バ
イナリ変換回路８から出力されて、選択回路９の
選択によつて、現在アドレスの時間情報が現在時
間レジスタ１０（第１の記憶手段）に、目標アド
レスの時間情報が目標時間レジスタ１１（第２の
記憶手段）に振り分けられて格納される。 時間差演算回路１２（演算回路、移動時間指令
手段）は、現在時間と目標時間の時間差データ
（時間差の絶対値とその正、負の符号を表わすサ
インデータSIGNとの組合せ）を出力する。時間
差データはデコーダ１３でデコードされ、サーチ
モード（ランダムアクセス等の検索動作）および
ポーズモード（現在アドレスに保持する動作。こ
の実施例では、ポーズモードは現在時間を目標時
間としたサーチモードの一種として取扱つてい
る）において、フイード制御およびトラツキング
制御の方向と移動量を決めるのに用いられる。ま
た、時間差データはデコーダ１３でデコードされ
て、セレクタ４を介してマイクロコンピユータ６
に入力され、目標位置に到達したことを検知し
て、制御モード切換えるのに利用される。 コマンドレジスタ２１はマイクロコンピユータ
６から送られてくる（Din→Dc）、コマンドデー
タ（プレイ、サーチ等の動作指令）S₀〜S₇を保持
して、制御ロジツク回路１４（相対移動方向およ
び相対移動速度指令手段）に加えるものである。
制御ロジツク回路１４は、コマンドデータS₀〜S₇
にもとづいて、トラツキング制御およびフイード
制御のための各種制御信号を出力する回路であ
る。コマンドが７モード（サーチモード）の場合
においては時間差データに応じてさらに４つのモ
ードに分類して制御を行なつている。タイマ回路
１５（タイマ）は、この制御ロジツク回路１４か
ら出力される各種制御信号の出力タイミングをと
るためのものである。また、一致検出回路１６
（一致検出手段）は、後述するように、サーチモ
ードS₇において、タイマ回路１５と時間差演算回
路１２の部分的な一致を見て、目標位置に近づけ
る制御を行なうためのものである。 フオーカスコントロール回路１７は、光ビーム
の焦点制御をするためのもので、フオーカスが外
れているときフオーカスアウト信号FCOを出力
して、制御ロジツク回路１４に加え、トラツキン
グ制御およびフイード制御を一旦解除してフオー
カスを立てなおす制御を行なうものである。すな
わち、フオーカスが外れた場合は、初期設定信号
FCSにより、フオーカスアクチユエータを一旦初
期位置に戻し、そこから除々に送り出して、反射
光が４分割フオトダイオードで捉えられているこ
と、すなわち、焦点付近に近づいたことを検出し
（検出信号FRF）、かつ４分割フオトダイオード
の２つの対角線出力の差信号がゼロクロスしたこ
とを検出したら（検出信号FZC）、フオーカスが
捉えられたと判断し、フオーカスアウト信号
FCOを解除して、トラツキング制御およびフイ
ード制御を復帰させる。このときタイマ回路１５
でフオーカスアクチユエータを送り出している時
間を見て、所定時間内にフオーカスが捉えられな
かつた場合は、捕捉失敗と判断してフオーカス捕
捉操作を始めからやりなおす。 なお、第３図において、入力装置２２は
PLAY、（早送り）、（戻し）、PAUSE
等の操作およびランダムアクセス等の検索操作の
ための曲番設定等を行うものである。メモリ１８
は設定された曲番等を記憶するものである。表示
装置１９は読み出されたＱサブコードの現在時間
等を表示するものである。タイミング制御回路２
０は上記の各部分で用いられるタイミング記号を
作成するものである。 第３図の実施例における一点鎖線Ａで示した部
分の詳細図を第４図に示す。第４図において
BCD／バイナリ変換回路８は、分、秒、フレー
ムごとにそれぞれBCDコードで表わされている
時間情報（現在時間または目標時間）を一連のバ
イナリコードに変換するもので、シリアルデータ
からパラレルデータに変換する24ビツトのBCD
レジスタ２５と、BCDレジスタ２５に保持され
た時間情報をBCDコードからバイナリコードに
変換するBCD／バイナリ変換器２６と、バイナ
リコードに変換されたデータを保持して、これを
パラレルデータからシリアルデータに変換して送
り出すパラレル／シリアル変換器２７とを具えて
いる。BCDレジスタ２５では、初めに分、秒、
フレームごとにBCDコードからバイナリコード
にそれぞれ変換し、ついでこれらを総合して一連
のバイナリコードに変換する。この場合フレーム
はもともと75進法で表わされており、１秒に対応
する75フレームはバイナリコードで1001001と半
端な数になるため、これをそのまま用いて一連の
バイナリコードを作成する場合には、秒、分の各
バイナリコードともこれにあわせて変換しなけれ
ばならず変換がめんどうになる。そこでここで
は、フレーム自体を75進法から64進法に変換する
ことにより、秒のバイナリコードをフレームに合
わせて変換することなくそのまま用いることがで
きるようにしている。すなわち64進法とした場合
には、１秒に対応する64フレーム（以下、区別す
るためにこのフレームをｆと表記する）はバイナ
リコードで1000000で表わされるので、この最上
位ビツトを含んでその上位に秒を表わすバイナリ
コードをそのまま結合させれば、秒とフレームを
一緒にした一連のバイナリコードを得ることがで
きる。なお、分を表わすバイナリコードは60倍し
て秒の単位になおして、秒を表わすバイナリコー
ドに加算するようにしている。このようにして、
分、秒、フレームをすべて一緒にした一連のバイ
ナリコードの時間情報が得られる。 第５図は、このような考えにもとづいて構成さ
れたBCD／バイナリ変換回路８の具体例を示す
ものである。第５図において、BCDレジスタ２
５には分、秒、フレームで表わされたBCDコー
ドが保持される。BCD／バイナリ変換器２６は
分、秒、フレームごとにこのBCDコードをバイ
ナリコードに変換するフルアダー部２６−１と、
更にこれらを一緒にして一連のバイナリコードに
変換するフルアダー部２６−２を具えている。そ
れぞれの部分について説明する。 (1) BCDレジスタ BCDレジスタ２５は24ビツト（２５−１乃
至２５−２４）で構成され、１デイジツト４ビ
ツトずつ６つの部分に区切られて、それぞれフ
レーム１の位（２５−１乃至２５−４）、フレ
ーム１０の位（２５−５乃至２５−８）、秒の
１の位（２５−９乃至２５−１２）、秒の10の
位（２５−１３乃至２５−１６）、分の１の位
（２５−１７乃至２５−２０）、分の10の位（２
５−２１乃至２５−２４）に割り当てられてい
る。各ビツトは２つのアンド回路３０，３１
と、アンド回路３０，３１の出力を入力するオ
ア回路３２とオア回路３２の出力をクロツクφ
１，φ２（１データフレーム（136μs）を294分
割したクロツクすなわち2.162MHZ）のタイミ
ングで格納するレジスタ３３とを具えている。
一方のアンド回路３０には、シフト信号SHD
（ビツト時間の信号）が各ビツト共通に入力さ
れている。また他方のアンド回路３１にはシフ
ト信号SHDをインバータ３４で反転した信号
が共通に入力されている。初段２５−１のアン
ド回路３０には、BCDコードの時間情報が上
位ビツトから順次入力される。また各ビツトの
レジスタ３３の出力は次のビツトのアンド回路
３０に入力されている。したがつて初段２５−
１から入力される時間情報は、シフト信号
SHDに従つて順次上位ビツトにシフトされて
いき、24回のシフトで１つの時間情報を表わす
BCDデータがBCDレジスタ２５に格納される。 (2) フルアダー部２６−１ BCDレジスタ２５に格納されたデータは分、
秒、フレームごとにそれぞれ設けられたフルア
ダー３５（Ｍ，Ｓ，Ｆ）、３６（Ｍ，Ｓ，Ｆ）
でそれぞれバイナリコードに変換される。すな
わち、BCDレジスタ２５の分、秒、フレーム
各々の１の位の第１のビツト２５−１，２５−
９，２５−１７の出力は、フルアダー３５，３
６を介さずにそのまま取り出され、第２ビツト
２５−２，２５−１０，２５−１８の出力はフ
ルアダー３５の初段３５−１のキヤリー入力に
加えられ、第３ビツト２５−３，２５−１１，
２５−１９の出力は、フルアダー３５の第２段
３５−２に入力され、第４ビツト２５−４，２
５−１２，２５−２０の出力は、フルアダー３
５の第３段３５−３に加えられる。フルアダー
３５の第３段３５−３の出力は、フルアダー３
６の初段３６−１のキヤリー入力に加えられ、
同３５−３のキヤリー出力はフルアダー３６の
第２段３６−２に加えられる。またBCDレジ
スタ２５の分、秒、フレームの10の位の第１ビ
ツト２５−２，２５−１３，２５−２１の出力
は、フルアダー３５の初段３５−１と第３段３
５−３にそれぞれ加えられ、第２ビツト２５−
６，２５−１４，２５−２２の出力は、フルア
ダー３５の第２段３５−２とフルアダー３６の
第２段３６−２にそれぞれ加えられ、第３ビツ
ト２５−７，２５−１５，２５−２３の出力
は、フルアダー３６の第１段３６−１と第３段
３６−３に加えられる。第４ビツト２５−８，
２５−１６，２５−２４の出力は10進数で80を
意味し、分、秒、フレームとも該当する場合が
ない。（CDの記録時間は最大約74分、秒は60進
法、フレームは75進法なので、分、秒、フレー
ムのいずれも80まで達しない）ので、これは用
いない。ただし、最上位ビツト２５−２４は後
述するようにサインビツト（＋、−を示す）に
用いられる。以上の構成により、BCDレジス
タ２５の各１の位の第１ビツト２５−１，２５
−９，２５−１７の出力をそのまま最下位ビツ
ト、各フルアダー３５の第１段３５−１の出力
を第２ビツト、各フルアダー３５の第２段３５
−２の出力を第３ビツト、各フルアダー３６の
第１段３６−１の出力を第４ビツト、各フルア
ダー３６の第２段３６−２の出力を第５ビツ
ト、各フルアダー３６の第３段３６−３のキヤ
リー出力を最上位ビツトとする分、秒、フレー
ムごとのバイナリコードに変換した時間情報が
得られる。 (3) フルアダー部２６−２ 分、秒、フレームごとにそれぞれバイナリコ
ードに変換された時間情報は、更に１つの連続
したバイナリコードに変換される。この場合フ
レームは75進法であるので、これをそのまま用
いるとその上の秒のバイナリコードをこれにあ
わせて変換しなければならず、取扱いが不便で
ある。そこで前述のように、フレームを75進法
から64進法に変換し、秒のバイナリコードをそ
のまま用いることができるようにしている。ま
た、分のバイナリコードは60を掛けて秒になお
して扱つている。 フレームを75進法から60進法に変換する操作
は、フルアダー４０で行なつている。すなわ
ち、フルアダー４０は４０−１乃至４０−５の
５ビツトで構成され、それらの出力は10進数
で、それぞれ２ｆ，４ｆ，８ｆ，１６ｆ，３２
ｆに対応づけられている。フルアダー３５Ｆ，
３６Ｆでバイナリコードに変換されたフレーム
のデータは、10進数で４に対応するビツト（フ
ルアダー３５Ｆの第２段３５Ｆ−２の出力）が
フルアダー４０の第２段４０−２に入力され、
８に対応するビツト（フルアダー３６Ｆの第１
段３６−１の出力）がフルアダー４０の第３段
４０−３に入力される。また、16に対応するビ
ツト（フルアダー３６Ｆの第２段３６Ｆ−２の
出力）がフルアダー４０の第４段４０−４と、
インバータ４３を介して第１段４０−１にそれ
ぞれ入力され、３２に対応するビツト（フルア
ダー３６Ｆの第３段３６Ｆ−３の出力）がフル
アダー４０の第５段４０−５と、インバータ４
４を介して第２段４０−２にそれぞれ入力さ
れ、６４に対応するビツト（フルアダー３６Ｆ
の第３段３６Ｆ−３のキヤリー出力）がインバ
ータ４５を介してフルアダー４０の第３段４０
−３に入力される。また、４および８に対応す
るビツト３５Ｆ−２，３６Ｆ−１の出力）は、
オア回路４１およびインバータ４２を介してフ
ルアダー４０の初段のキヤリー入力に入力され
る。また、フルアダー４０の第４段４０−４お
よび第５段４０−５にはVDD＝“１”が加えら
れている。 以上の構成により、フルアダー４０からは75進
法の入力を64進法に変換したバイナリコードのデ
ータが得られる。フルアダー４０の出力は、上位
４ビツト（４０−５乃至４０−２）が利用され
る。変換前後のフレームの関係を第１表に示す。

【表】 変換後の４ビツト出力は、10進法で上位から３
２，１６，８，４にそれぞれ対応づけられるの
で、64進法となる。 フルアダー３５Ｓ，３６Ｓから出力される秒を
表わすバイナリデータはそのまま変換なしで用い
られる。フルアダー３５Ｍ，３６Ｍから出力され
る分を表わすバイナリデータは、秒の単位に合わ
せるためフルアダー５０，５１を用いて60倍した
数値に変換する。すなわち、フルアダー５０の各
ビツト５０−１乃至５０−４はそれぞれ４秒、８
秒、16秒、32秒に対応づけられ、フルアダー５１
の各ビツト５１−１乃至５１−７はそれぞれ64
秒、128秒、256秒、512秒、1024秒、2048秒、
4096秒に対応づけられている。そして１分を表わ
すバイナリコードの第１ビツト（BCDレジスタ
２５の２５−１７の段の出力）は１分＝60秒＝64
秒−４秒であるから、64秒に対応するフルアダー
５１の第１ビツト５１−１とインバータ５２を介
して４秒に対応するフルアダー５０の第１ビツト
５０−１に加えられる。２分を表わすバイナリコ
ードの第２ビツト（フルアダー３５Ｍの第１ビツ
ト３５Ｍ−１の出力）は、２分＝120秒＝128秒−
８秒であるから、128秒に対応するフルアダー５
１の第２段５１−２と、インバータ５３を介して
８秒に対応するフルアダー５０の第２段５０−２
に加えられる。４分を表わすバイナリコードの第
３ビツト（フルアダー３５Ｍの第２ビツト３５Ｍ
−２の出力は、４分＝240秒＝256秒−16秒である
から、256秒に対応するフルアダー５１の第３段
５１−３と、インバータ５４を介して16秒に対応
するフルアダー５０の第３段５０−３に加えられ
る。８分を表わすバイナリコードの第４ビツト
（フルアダー３６Ｍの第１ビツト３６Ｍ−１の出
力）は、８分＝480秒＝512秒−32秒であるから、
512秒に対応するフルアダー５１の第４ビツト５
１−４と、インバータ５５を介して32秒に対応す
るフルアダー５０の第４段５０−４に加えられ
る。16分を表わすバイナリコードの第５ビツト
（フルアダー３６Ｍの第２ビツト３６Ｍ−２の出
力）は、16分＝960秒＝1024秒−64秒であるから、
1024秒に対応するフルアダー５１の第５ビツト５
１−５と、インバータ５６を介して64秒に対応す
るフルアダー５１の第１ビツト５１−１に加えら
れる。32分を表わすバイナリコードの第５ビツト
（フルアダー３６Ｍの第３ビツト３６Ｍ−３の出
力）は、32分＝1920秒＝2048秒−128秒であるか
ら、2048秒に対応するフルアダー５１の第６ビツ
ト５１−６と、インバータ５７を介して128秒に
対応するフルアダー５１の第２ビツト５１−２に
加えられる。64分を表わすバイナリコードの第７
ビツト（フルアダー３６Ｍの第３ビツト３６Ｍ−
３のキヤリー出力）は、64分＝3840秒＝4096秒−
256秒であるから、4096秒に対応するフルアダー
５１の第７ビツト５１−７と、インバータ５８を
介して256秒に対応するフルアダー５１の第３ビ
ツト５１−３に加えられる。フルアダー５１の第
４ビツト５１−４から第７ビツト５１−７には、
“１”が常時加えられている。 以上のようにして、分を表わすバイナリコード
は秒の単位に変換される。そして５１−７，５１
−６，……５１−１，５０−４，５０−３，…，
５０−１，３５Ｓ−１，２５−９，４０−５，４
０−４，…，４０−２の各ビツトの信号を上位か
ら順に並べれば、分、秒、フレーム（ｆ）を総合
した一連のバイナリコードの時間情報が得られ
る。これら各ビツトの信号はアンド回路６５−２
乃至６５−１８およびオア回路６６−２乃至６６
−１８を介して、ラツチ信号PSL（このラツチ信
号PSLはマイクロコンピユータ６が１つの時間情
報をBCDレジスタ２５に格納したことを検出す
ると出力される）により、レジスタ６７−２乃至
６７−１８にラツチされる。 レジスタ６７−１乃至６７−１８は、パラレ
ル／シリアル変換器２７を構成するもので、クロ
ツクφA，φB（１データフレーム（136μs）を18分
割したクロツク）により、各ラツチされた信号を
シリアルデータとして順次送り出していく。 なお、BCDレジスタ２５の最上位ビツト２５
−２４はサインビツトで、ここに“１”が立つと
マイナスの時間情報を意味する。現実にはマイナ
ス時間情報というものはありえないが、これはリ
ードインタイムを飛ばして１曲目の頭出しを行な
う場合に利用される。すなわち、１曲目の頭出し
指令により、前記マイクロコンピユータ６からこ
の最上位ビツト２５−２４に強制的に“１”が入
れられる。この信号“１”により、アンド回路６
５−１およびオア回路６６−１（このオア回路６
６−１の他方入力に加わつているVSSは常時
“０”である）を介してレジスタ６７−１にラツ
チされる。これと同時にオア回路６８−１乃至６
８−６を介してレジスタ６７−２乃至６７−７に
それぞれ“１”がラツチされて、−128秒という仮
の現在時間が設定される。また、このとき、マイ
クロコンピユータ６から目標時間として０（すな
わち１曲目の頭の時間）も出されており、時間差
演算回路１２で 目標時間−現在時間＝０−（−128）＝128秒 を算出して、128秒という時間差に対してこれを
０とするための制御を行なうことにより、１曲目
の頭出しを行なう。 第４図において、BCD／バイナリ変換回路８
から出力される18ビツトのバイナリコードによる
時間情報は、選択回路９に入力され、選択信号
ATE（現在時間選択）、μTE（目標時間選択）によ
り、現在時間が現在時間レジスタ１０に、目標時
間が目標時間レジスタ１１に、１データフレーム
を18分割したクロツクφA，φBにより順次格納さ
れていく。目標時間は一旦格納されれば、クリア
操作により解除されない限り保持されるが、現在
時間はＱサブコードの時間情報が読み取られるご
とに書き替えられていく。なお、現在時間レジス
タ１０および目標時間レジスタ１１はともに18ビ
ツトであり、クロツクφA，φBでシフトしていく
ので、１データフレームの時間（136μs）で１つ
の時間情報が格納される。 現在時間レジスタ１０および目標時間レジスタ
１１にそれぞれ格納された現在時間データおよび
目標時間データは、クロツクφA，φBに従つて下
位ビツトから順次直列的に出力され、時間差演算
回路１２に入力される。現在時間データは、時間
差をとるため、インバータ７１で反転されて補数
がとられる。そしてこれら現在時間データおよび
目標時間データは制御回路７２を介して加算器７
３のＡ，Ｂ入力にそれぞれ加えられて、信号Ｔの
タイミングでシリアル加算が行なわれる。加算器
７３のキヤリー出力C₀はレジスタ７４で１ビツ
ト遅延されて、加算器７３の出力Ｓからは目標時
間−現在時間の時間差データが順次出力され、18
ビツトのシフトレジスタ７０に順次格納されてい
く。時間差データはＱサブコードデータが再生さ
れるごと（毎回読み取れれば98データフレーム
（約13.3ms）ごと）に作成され、そのつど時間差
レジスタ７０の内容は変更されていく。 時間差レジスタ７０の各ビツトの信号は、18ビ
ツトのレジスタで構成される時間差出力レジスタ
７５に加えられ、後述するロード信号NCTLに
より、この時間差出力レジスタ７５に転送され
る。 マイクロコンピユータ６のDin出力は、第６図
に示すように、８ビツトで１つのデータが形成さ
れており、目標時間の送出（Din−DT）に先だ
つて、１バイト目にコマンド（動作指令）が出力
される（Din−DC）。各コマンドのコードとその
内容を第２表に示す。

【表】 コマンドのモード名で末尾に1/2のついているも
のは、これがついていないものの反対の内容を持
つものである。コマンドはＭ４，…，Ｍ１，Ｔ
４，…，Ｔ１の８ビツトで構成されるが、下位の
４ビツトＴ４，…，Ｔ１はテスト用で、実質的に
はコマンドは上位の４ビツトＭ４，…，Ｍ１で特
定される。このうちビツトＭ１はモード名の末尾
の1/2の有無を区別するもので、1/2がついている
ものは“１”、ついていないものは“０”に決め
られている。０モード、３モード、７モードのよ
うに０と1/2の区別がないモードでは、区別する
必要がないので、ビツトＭ１は“×”すなわち、
“０”，“１”のいずれでも可であるが、ここでは
“０”とする。各モードのコマンドの意味内容に
ついて説明する。 Γ０モード（STOP） すべての動作を停止する指令 Γ １−０モード（FEED FORWARD）：光学
ヘツドをデイスク外周方向へフイードする指令 Γ １−1/2モード（FEED RETURN）：例え
ば、再生を終了するとき、光学ヘツドを内周の
端部位置までフイードして戻す指令 Γ ２モード（FOCUS START）：光ビームの
焦点合せを行なう指令 Γ ３−０モード（DISK START）：デイスク
を乗せるトレイをCD装置内に収納したとき、
少し回転してその慣性により、デイスクの装着
の有無を検出するための指令 Γ ３−1/2モード（DISK BRAKE）：デイスク
回転モータのブレーキ（逆電圧を加える）指令 Γ４−０モード（PLAY）：再生動作の指令 Γ ４−1/2モード（PLAY MUTE）：再生信号
のミユーテイング指令。例えばポーズ時に出さ
れる。 Γ５−０モード（＋）：早送り指令 Γ５−1/2モード（−）：戻し指令 Γ ６−０モード（＋）：高速早送り指令
（５−０モードの操作を例えば２秒間行なうと、
自動的にこのモードに移行する） Γ ６−1/2モード（−）：高速戻し指令
（５−1/2モードの操作を例えば２秒間行なう
と、自動的にこのモードに移行する） Γ ７モード（PAUSE、SEARCH）：ポーズ
（現在の再生アドレスに保持）指令、目標アド
レスの検索指令。PAUSEモードでは、現在の
再生アドレスを目標アドレスとしたSEARCH
モードとして扱う。 マイクロコンピユータ６から送出されるコマン
ドは、シリアル／パラレル変換器（シフトレジス
タ）８０に加えられ、シフト信号SHCによつて
シフトされながら格納されていく。そして８ビツ
トの格納終了に合わせて、ラツチ信号LCで、コ
マンドバツフア８１に格納される。コマンドバツ
フア８１はコマンドを保持しつつ、それをコマン
ドレジスタ８２に転送するもので、新コマンド以
外でロード信号NCTLが入つても、これによつ
てコマンドレジスタ８２がリセツトされないよう
にするものである。コマンドバツフア８１に格納
されたコマンドは、前記時間差出力レジスタ７５
のロード信号と同一の信号NCTLによつて、コ
マンドレジスタ８２に転送される。 第４図において、デコーダ８２′は前記時間差
を４つの区間に分けて、時間差出力レジスタ７５
に格納された時間差がどの区間に入るかを検出
し、その検出信号を△１，△２の２ビツトの信号
として出力するものである。また、時間差デコー
ダ８３は７モード（サーチモード、ポーズモー
ド）において、時間差情報をマイクロコンピユー
タ６に送出して、目標位置到達後に動作モードを
切換えるために利用されるもので、時間差出力レ
ジスタ７５に格納された時間差データをデコード
して、コマンドレジスタ２１の出力が７モードを
指令しているとき、そのデコードした時間差情報
をマイクロコンピユータ６に送出する。コマンド
デコーダ８４はコマンドレジスタ２１から出力さ
れるコマンドをデコードするものである。この場
合７モードは、前記デコーダ８２′から出力され
る時間差データ△１，△２と＋、−の符号に応じ
て第３表に示す８種類に分類して出力する。

【表】 タイマ８５は、フイード制御、トラツキング制
御における各種制御信号を作成するための基準の
時間を作成するものである。このタイマ８５はク
ロツクφA，φBで駆動される18ビツトのシフトレ
ジスタ８６と、制御回路８７と、加算器８８を組
合せてシリアル加算器として構成したもので、１
データフレーム（136μs）でシフトレジスタ８６
が一巡して最下位ビツトごとに１カウントアツプ
するように構成されている。シフトレジスタ８６
でカウントされた時間は、１データフレームで１
度MSB（φA，φBの最終タイミング）でタイマレ
ジスタ８９に転送される。タイマデコーダ９０
は、フイード制御、トラツキング制御のための各
制御信号を、コマンドに応じたタイミングで出力
するためのタイミング信号をタイマ８５を利用し
て作成するものである。エンコーダ９１は、タイ
マデコーダ９０の出力にもとづいてフイード制
御、トラツキング制御のための各制御信号を出力
するものである。一致検出回路１６は、時間差出
力レジスタ７５と、タイマレジスタ８９の特定区
間のビツトの一致を見て一致信号EEQとEQとを
出力し、タイマデコーダ９０に加えることによ
り、時間差がある設定された値より小さくなつた
ことを検出して、制御を切換えるものである。 なお、コマンドレジスタ２１および時間差出力
レジスタ７５はアンド回路７９で信号CAQと信
号NCTEの論理積をとつてMSBのタイミングで
ロードされる。ここで信号CAQは、デイスクか
ら新たにＱサブコード時間情報が読み取られて時
間差レジスタ１０に書き込まれるか、あるいはマ
イクロコンピユータ６から新しいコマンドがコマ
ンドバツフア８１に受けつけられて、オア回路７
７を介してCAQレジスタ７８がセツトされるご
とに出力される信号である。また、NCTEはエ
ンコーダ９１からの各制御信号により、１つのコ
マンドの動作のインターバルを終了したとき、新
コマンドを要求するための信号として出力される
ものである。 ここで、エンコーダ９１から出力される各制御
信号について説明する。 (1) トラツキング制御のための制御信号 Γ TROF（トラツキングサーボオフ信号）：
トラツキングサーボをオフするための信号で TROF＝TSOF＋TBKE・HFSM の論理式に従つて出力される信号である。
TROF＝“１”でトラツキングサーボオフ、
“０”でトラツキングサーボオンとなる。ここ
で、TSOFは７−3.7（７−３または７−７モー
ド）でトラツキングサーボを周期的に断続する
信号で、飛び飛びの位置でＱサブコードを読み
取れるようにするものである。TBKEは下記
のトラツキングブレーキイネーブル信号であ
る。HFSMはトラツキングサーボミユーテイ
ング信号で、ヘツドの移動時（フイードまたは
キツク）にトラツクを横切るときに得られるト
ラツキング誤差信号のうち、移動方向にブレー
キをかける極性の部分のみを生かしてトラツク
を捉えやすくするため、逆極性の部分をミユー
テイングするものである。すなわちヘツドの移
動時には、第７図ｃに示すようなトラツキング
誤差信号TERが得られ、これをそのままトラ
ツキング制御に用いると第７図ｄに示すよう
に、アクセルをかける方向の力ａと、ブレーキ
をかける方向の力ｂが交互に得られる。そこで
第７図ｆに示すように、トラツキングサーボミ
ユーテイング信号HFSMをトラツキングエラ
ー信号TERに同期して作成することにより、
第７図ｇに示すようなブレーキをかける方向の
力ｂのみが生かされるようにしている。逆方向
の移動の場合はトラツキングエラー信号TER
が反転するので、ａ方向の力が生かされること
になり、同様にブレーキをかけることができ
る。 Γ TBKE（トラツキングブレーキイネーブル
信号）：上記のトラツキングサーボミユーテイ
ング信号HFSMによりトラツキングサーボミ
ユーテイングを行なうタイミングを規定する信
号で、ヘツドの移動中または移動後に一定時間
“１”に立ち上がつて、トラツキングサーボミ
ユーテイングを行なう。 Γ TRGH（トラツキングゲイン制御信号）：
トラツキングサーボのゲインを切換える信号で
ある。すなわち、通常の再生時はトラツキング
サーボゲインが高すぎると不安定になるので、
トラツキングサーボゲインを下げておく。これ
に対し、キツク（トラツクジヤンプ）やフイー
ドなどの移動を行なうときは、キツクやフイー
ドの後、すばやくトラツクを捉えることができ
るように、トラツキングサーボゲインを上げ
る。TRGH＝“１”でハイゲイン、TRGH＝
“０”でローゲインとなる。 Γ TRHD（トラツキングホールド信号）：キ
ツクを行なうと、光ビームがトラツクを横切る
ため、大きなトラツキング誤差信号が発生す
る。このときトラツキングサーボループを閉じ
ていると、このトラツキング誤差信号が帰還さ
れて、キツクを行なつた後のトラツキング制御
が不安定になる。そこでキツクを行なつている
間、このトラツキングホールド信号TRHDに
よつて、キツクを行なう前のトラツキング誤差
信号をホールドして、キツクが終了した後に再
びその信号を用いてトラツキング制御を行な
う。 Γ KP±（キツクパルス）：トラツクジヤンプ
を行なうための信号で、KP±は外周方向、KP
−は内周方向への信号である。キツクパルスを
出したときは、その後すぐに逆方向のキツクパ
ルスを与えてブレーキをかける。 (2) フイード制御のための制御信号 Γ FEOF（フイードサーボオフ信号）：０モー
ド〜３モードあるいは７−３，７−７モードで
フイードサーボループをオフする信号である。
これは強制的なフイードを行なうとき、フイー
ドサーボが、かかつているとがたつくので、こ
のような場合にフイードサーボループをオフす
るのに利用される。FFOF＝“０”でサーボオ
ン、FFOF＝“１”でサーボオフとなる。 Γ FEM±（フイードモータドライブ信号）：
１モードまたは７−３，７−７モードにおいて
強制的にフイードを行なうための信号である。
FEM＋は外周方向、FEM−は内周方向の信号
である。 第８図は、上記の各制御信号を利用したトラツ
キングサーボ回路およびフイードサーボ回路の構
成について示したものである。第８図において４
分割フオトダイオード１００の出力は、対角線ど
うし加算される。この２つの加算出力は減算器１
０１で減算されてフオーカス制御に利用される。
また、この２つの加算出力は、加算器１０２で加
算されてRF信号が作成され（第７図ａ）、信号再
生のための信号処理回路（図示せず）に送られ
る。エンベロープ検出回路１０３では、RF信号
に含まれるHF信号を適宜のスレツシヨールドで
比較した信号が作成される（第７図ｂ）。一方、
トラツキング用フオトダイオード１０４，１０５
から得られる信号は、減算器１０６で減算され
て、トラツキング誤差信号TERが検出される。
（第７図ｃ）。 このトラツキング誤差信号TERは、バツフア
アンプ１０７を介して波形成形回路１０９で波形
成形（ゼロクロス検出）され、この波形成形信号
TEL（第７図ｅ）の立上り、立下りで、エンベロ
ープ検出回路１０３の出力をラツチ回路１１０に
ラツチして、前記トラツキングサーボミユーテイ
ング信号HFSMを作成する。トラツキングサー
ボミユーテイング信号HFSMは、アンド回路１
１１でトラツキングブレーキイネーブル信号
TBKEと論理積がとられ、更にオア回路１１２
でトラツキングサーボオフ信号TSOFと論理和が
とられて、トラツキングサーボオフ信号TROF
が作成される。 減算器１０６から出力されるトラツキングエラ
ー信号TERは、トラツキングサーボ回路１１３
のサーボアンプ１１４およびドライブアンプ１１
５を介してトラツキングコイル１１６に加えられ
て、トラツキング制御が行なわれる。トラツキン
グサーボオフ信号TROFはトランジスタTr１を
オンして、トラツキング誤差信号TERをオフす
ることにより、トラツキングサーボをオフする。
また、トラツキングゲインの切換えは、トラツキ
ングゲインハイ信号TRGHをインバータ１１７
を介してトランジスタTr２に加えることにより
行なう。すなわち、TRGH＝“０”でトランジス
タTr２をオンしローゲインとなり、TRGH＝
“１”でトランジスタTr２をオフしてハイゲイン
となる。キツクパルスKP±はアンプ１２２を介
してトラツキングサーボ回路１１３に入力され
る。 フイードサーボ回路１１８は、通常はトラツキ
ング制御信号を入力し、これがある値に達したら
サーボアンプ１１９およびドライブアンプ１２０
を介してフイードモータ１２１を駆動する。強制
的なフイードを行なうとき（１モードまたは７−
３，７−７モード）は、フイードサーボオフ信号
FEOFでトランジスタTr３をオンしてトラツキ
ング制御信号をオフし、これに替えてフイードモ
ータドライブ信号FEM±を加えてフイードを行
なう。なお、このときトラツキングホールド信号
TRHDによりトランジスタTr４をオンして、コ
ンデンサＣ１にフイードを行なう直前のトラツキ
ング誤差信号TERを保持し、フイードが終つた
らトランジスタTr４をオフして、そのコンデン
サＣ１に保持されたその信号で再びトラツキング
制御を行なうようにする。これにより、フイード
終了後すぐにトラツキング制御を安定させること
ができる。 第４図の制御ロジツク１４の具体的構成を第９
図に示す。この制御ロジツク１４では、各動作モ
ードに応じてトラツキングおよびフイードのため
の各制御信号を、第１０図に示すように出力す
る。第１０図の制御内容について、各モードごと
に説明する。 Γ ０モード〜４モード (イ) TBKE＝“０”として、トラツキングサーボ
を常時オンする。 (ロ) 安定状態なので、TRGH＝“０”としてサー
ボゲインをローゲインに設定する。 (ハ) ０モード〜３モードではFEOF＝“１”とし
て、フイードサーボをオフする。４モードでは
FEOF＝“０”としてフイードサーボをオンす
る。 (ニ) １−０モード（FEED FORWARD）では、
FEM＋＝“１”としてフイードモータを外周方
向に駆動する。１−1/2モード（FEED
RETURN）では、FEM−＝“１”として光学
ヘツドをリセツト位置に戻す。 Γ ５−０モード（早送り） (イ) 104.49msのインターバルごとにキツクパル
スKP＋とブレーキパルスKP−の組合せを１回
出して、１トラツクずつジヤンプする。駆動パ
ルスKP＋およびブレーキパルスKP−とも
136μsのパルス幅に設定されている。 (ロ) キツクパルスKP＋，KP−が出されている
間、TRHD＝“１”として、キツク前のヘツド
中のアクチユエータ位置情報すなわち、トラツ
キング誤差信号を保持して、ヘツドがキツクパ
ルスで移動した後に解除して、再びこの保持さ
れた信号にもとづいてトラツキング制御を行な
う。 (ハ) キツクパルスKP＋，KP−が出された後、ト
ラツキングサーボがかかり易いように、一定期
間（17.4ms）TRGH＝“１”としてサーボルー
プゲインを高くする。 (ニ) キツクパルス出力後、一定時間（17.4ms−
272μs）はTBKE＝“１”として、トラツキン
グサーボミユーテイング信号HFSMにより、
移動にブレーキをかける方向のトラツキング誤
差信号成分だけを生かして（第７図）、トラツ
クの補捉を可能にする。 Γ ５−1/2モード（戻し） 基本的には５−０モードの逆すなわち、キツク
パルスとして始めに内周方向への駆動パルスKP
−を出し、続いてブレーキパルスKP＋を出すよ
うにする。ただし、戻しモードでは、トラツクジ
ヤンプさせている間にもデイスクの回転によつて
トラツク位置が進んでしまい、同じインターバル
では、早送りモードに対し実際の送り速度が小さ
くなるので、ここでは早送りモードの送り速度と
戻しモードの送り速度が等しくなるように、戻し
モードではKP−とブレーキパルスKP＋の組合せ
を出すインターバルを47.9msと短く設定して、
キツクの繰返し周期を短くしている。 Γ ６−０モード（高速早送り） (イ) キツクパルスKP＋の幅を１パルス10トラツ
クジヤンプする幅（ここでは408μs）にする。
ブレーキパルスKP−は５−０モードと同様に
272μsである。 (ロ) キツクパルスKP±を出すインターバルは
104.49msである。 Γ ６−1/2モード（高速戻し） (イ) ６−０モードと逆に初めに408μsのキツクパ
ルスKP−を出し、その後272μsのブレーキパル
スKP＋を出す。 (ロ) ６モードではジヤンプ量が多く、ジヤンプ中
のデイスク回転によるトラツクの進みは５−1/
２モードに比べて無視できるので、パルスKP±
を出すインターバルは６−０モードと同じ
104.49msにしている。 Γ ７モード（サーチ、ポーズ） ７モードは、目標位置と現在位置の時間差に応
じて４状態に分類して制御を行なつている。 (i) ７−３，７（７−３と７−７を意味する）モ
ード（時間差が２分以上。７−３は符号が＋す
なわち目標位置が先にある場合、７−７は符号
が−すなわち目標位置が手前にある場合） (イ) 時間差が大きくキツクパルスKP±では間に
あわないので、FEOF＝“１”とし、かつFEM
±のいずれかを“１”として強制的にフイード
で送る。 (ロ) その間連続してTBKE＝“１”（トラツキン
グサーボミユーテイング信号HFSMによるト
ラツキングブレーキ可能）、TRGH＝“１”（サ
ーボループゲインハイ）とする。 (ハ) 時間差が２分以内になるまで34.8msのイン
ターバルで動作を繰り返す。 (ニ) インターバルごとに7.8msの間TSOF＝“１”
としてトラツキングサーボをオフとする。これ
はトラツキングサーボオフにより、対物レンズ
またはトラツキングミラーがその支持用サスペ
ンシヨンの働きで自由振動することを利用し
て、トラツクジヤンプを行ない、前方の振動の
折り返し位置までジヤンプしたところで、再び
トラツキングサーボをオンしてトラツク捕捉を
行ない、これを34.8msのインターバルで繰り
返すことにより、飛び飛びの位置でのＱサブコ
ードの時間情報を読み取れるようにしたもので
ある。 (ホ) ７−３，７モードは一致検出回路１６からの
一致検出信号EEQにより、時間差が２分以下
になつたことが検知されるまで34.8msのイン
ターバルで持続する。 (ii) ７−２，６モード（時間差が４秒から２分の
間。７−２は符号が＋、７−６は符号が−） 10トラツクジヤンプするキツクパルスKP^±を
出力する。時間差が４秒以下に近づいたことを
一致検出回路１６からのEQ＝“１”で検知する
まで、17.4msのインターバルで繰り返し出力
される。 (iii) ７−１，５モード（時間差が16fから４秒の
間。７−１は符号が＋、７−５は符号が−） １トラツクジヤンプするキツクパルスKP±
を出力する。時間差が16f以下に近づいたこと
を一致検出回路１６からのEQ＝“１”で検知す
るまで、17.4msのインターバルで繰り返し出
力される。 (iv) ７−０，４モード（時間差が16f以下。７−
０は符号が＋、７−４は−） (イ) ７−４モードでは、１トラツクジヤンプす
る。１日のみで繰り返しはない。 (ロ) ７−０モードは目標位置が先にある状態なの
で、デイスクの回転にともなつて、通常の再生
状態ですぐに目標位置に達することができる。
従つてこの時は何もせずその目標位置が来るの
を待つ。そして時間差出力レジスタ２５の４
ｆ，８ｆおよびサインビツトの信号をマイクロ
コンピユータ６で読んで、目標アドレスに達し
たことを検知したら、そこでスタンバイまたは
再生を行なう。 なお、５モード、６モード、７−３，７モード
（７−３、７−７モード以外の７のモード）の各
モードのフイード制御は前述のように、トラツキ
ング制御信号にもとづいて行なわれるので、フイ
ード制御のための特別な信号は必要ない。 次に、第１０図の制御を行なう第９図の制御ロ
ジツク１４について説明する。 第９図において、時間差出力レジスタ７５の出
力側に設けられたノア回路NR１〜NR３は、上
記７モードの制御を時間差に応じて切換えるた
め、時間差出力レジスタ７５に格納された時間差
データがどの範囲にあるかを検出するものであ
る。すなわち、ノア回路NR１は時間差出力レジ
スタ７５の１６ｆから２秒に対応するビツト７５
−３乃至７５−６の信号をそれぞれ入力する。従
つてノア回路NR１の出力に“１”が立つている
時は、これらのビツトのいずれにも“１”が立つ
ていないことがわかる。また、ノア回路NR２は
４秒から１分に対応するビツト７５−７乃至７５
−１１の信号をそれぞれ入力する。従つてノア回
路NR２の出力に“１”が立つている時は、これ
らのビツトのいずれにも“１”が立つていないこ
とが解かる。また、ノア回路NR３は２分から64
分に対応するビツト７５−１２乃至７５−１７の
信号をそれぞれ入力する。したがつて、ノア回路
NR３の出力に“１”が立つているときは、これ
らのビツトのいずれにも“１”が立つてないこと
がわかる。これらのことからノア回路NR１〜
NR３の出力信号の組合せによつて、第４表に示
すように、時間差がどの範囲にあるかを知ること
ができる。

【表】 デコーダ８２′はこの時間差の範囲を検出する
もので、この時間差の範囲に応じて△１，△２の
２ビツトの信号を出力する。すなわちノア回路
NR３の出力はインバータ１３１を介してオア回
路１３２，１３３に加わる。また、ノア回路NR
２の出力はアンド回路１３６とインバータ１３４
を介してオア回路１３３に加わる。また、ノア回
路NR１の出力はインバータ１３５を介してアン
ド回路１３６に加わり、アンド回路１３６の出力
はオア回路１３２に加わる。このようにしてオア
回路１３２，１３３から信号△１，△２がそれぞ
れ出力される。この２ビツトの信号△１，△２の
組合せで表わされる時間差の範囲を第５表に示
す。

【表】 コマンドレジスタ８２は前述のように８ビツト
８２−１乃至８２−８で構成されている。各ビツ
ト８２−１乃至８２−８は、コマンドバツフア８
１に保持されている新コマンドの各ビツト信号を
入力するアンド回路１４０と、アンド回路１４０
の出力をオア回路１４３を介して入力し、クロツ
クφA，φBによつてラツチするレジスタ１４２と
レジスタ１４２の出力を入力し、オア回路１４３
に帰還して、レジスタ１４２にラツチされたデー
タを自己保持させるアンド回路１４１を具えてい
る。アンド回路１４０には、後述する新コマンド
受付信号NCTLが加えられ、このタイミングで
コマンドバツフア８１の対応するレジスタＲ１〜
Ｒ８からレジスタＴ１〜Ｔ４、Ｍ１〜Ｍ４にそれ
ぞれのデータが転送される。また、アンド回路１
４１には、新コマンド受付信号NCTLをインバ
ータ１４４で反転した信号が加わつて、このタイ
ミングでレジスタＴ１〜Ｔ４、Ｍ１〜Ｍ４に転送
されたデータが自己保持される。コマンドレジス
タ８２は、前述のように、上位４ビツト８２−５
乃至８２−８がコマンド用で、下位４ビツト８２
−１乃至８２−４はテスト用である。コマンドの
内容は前記第２表に示した通りである。時間差デ
コーダ８３は、時間差情報をデコードするもので
ある。時間差デコーダ８３には時間差情報とし
て、4，8，△１，△２，SIGNの各信号が入力
される。ここで 4：時間差出力レジスタ７５の第１ビツト７５−
１が“１”に立つていることすなわち、時
間差に4以上8未満の成分が含まれている
ことを示す。この信号4が“１”で他の信
号8，△１，△２がすべて“０”であれ
ば、時間差は4以上8未満であることがわ
かる。 8：時間差出力レジスタ７５の第２ビツト７５−
２が“１”に立つていることすなわち、時
間差に8以上16未満の成分が含まれてい
ることを示す信号。この信号8が“１”で
信号△１，△２がともに“０”であれば時
間差は8以上16未満であることがわかる。 △１，△２：前述のデコーダ８２′の出力で、こ
の信号の組合せで時間差がどの範囲にある
かが判別される（第４表参照）。 SIGN：時間差出力レジスタ７５の最上位ビツト
７５−１８からの信号で時間差＋、−の符
号を示す信号。すなわち、SIGN＝“１”
は−（目標アドレスが現在アドレスの手前
にある状態）であり、SIGN＝“０”は＋
（目標アドレスが現在アドレスよりも先に
ある状態）である。 時間差デコーダ８３において、上記4，8，△
１、△２、SIGNの各信号はアンド回路１５１〜
１５５にそれぞれ入力される。アンド回路１５１
〜１５５には、コマンドのビツトＭ４，Ｍ３，Ｍ
２に対応するコマンドレジスタ８２の各ビツト８
２−８，８２−７，８２−６の信号が共通に入力
されている。従つてＭ４，Ｍ３，Ｍ２のすべてが
“１”の時すなわち、７モード（サーチモード、
ポーズモード）の時、アンド回路１５１〜１５５
から各信号４，８，△１，△２，SIGNを出
し得る状態になる。アンド回路１５１〜１５５の
各出力はオア回路１６１〜１６５にそれぞれ入力
される。オア回路１６１〜１６５には、コマンド
の各ビツト信号Ｍ４，Ｍ３，Ｍ２を入力するアン
ド回路１５６の出力をインバータ１５７で反転し
た信号が入力される。従つてオア回路１６１〜１
６５からは、動作モードが７モードの時４〜８
，△１，△２，SIGHの各信号が出力され、７
モード以外ではインバータ１５７の信号でオア回
路１６１〜１６５の出力がすべて“１”となるの
で時間差情報は出力されない。 ７モードの時、オア回路１６１〜１６５から出
力される時間差情報は、前述のようにセレクタ４
を介してマイクロコンピユータ６に送られる（第
３図）。なお、時間差デコーダ８３において、ア
ンド回路１５５から出力される時間差情報の正負
の符号を示すサイン信号SIGNは、オア回路１５
８を介してコマンドのＭ１ビツト（コマンドレジ
スタ８２の８２−５のビツト）の信号線に乗せら
れる。これはコマンドのＭ１ビツトが本来はコマ
ンドのモード名の末尾の０，1/2を区別するもの
であるのに対し（第２表）、７モードではその区
別が必要なく、Ｍ１ビツトが常に“×”（＝“０”）
となつているので、この信号線を利用して７モー
ドにおける時間差の正、負の情報を送ろうとする
ものである。７モード以外では、アンド回路１５
５の出力が“０”であるので、コマンドＭ１ビツ
トの信号がオア回路１５８から出力される。ま
た、アンド回路１５９からは７−４モード（サー
チモードで時間差が−16以内）を示す信号が出
力される。この信号は７−４モードでのキツク回
数を１回に規定し、繰り返さないようにするため
に用いられる。 コマンドデコーダ８４は、コマンドレジスタ２
１から出力されるコマンドをアンド回路１７１〜
１８２およびオア回路１９１〜１９３でデコード
する。７（サーチ、ポーズ）モードの場合は時間
差情報△１，△２に応じて４種類に分類する。こ
の結果、コマンドデコーダ８４の各出力線２０１
〜２１５からは第６表に示すコマンドがそれぞれ
出力される。

【表】

【表】 タイマ８５において、シフトレジスタ８６は18
ビツト（８６−１乃至８６−１８）で構成され、
クロツクφA，φBによつて８６−１→８６−２→
…→８６−１８と順次シフトされる。そして最終
ビツト８６−１８の出力は、アンド回路２２０を
介して加算器８８のＡ入力に入力され、そのＳ出
力から最初のビツト８６−１に戻される。クロツ
クφA，φBは１データフレーム１３６μsを18分割
したクロツクなので、シフトレジスタ８６は１デ
ータフレームで一巡することになる。一方、加算
器８８のキヤリー入力Ciには、データフレームご
とに、信号MSB（データフレームを18分割した最
終ビツトの信号）をレジスタ２２４で１ビツト遅
延して、次のデータフレームの最初のビツト
LSBのタイミングで信号“１”が入力される。
また、加算器８８のキヤリー出力C₀は、レジス
タ２２３で１ビツト遅延されて、キヤリー入力Ci
に入力される。これにより、各データフレームの
最終ビツトMSBのタイミングで見ると、シフト
レジスタ８６の値は１ずつカウントアツプさせる
ことになる。１データフレームは136μsであるか
ら、シフトレジスタ８６の各ビツトはそれぞれ第
７表に示す時間に対応することになる。

【表】 シフトレジスタ８６は下位の15ビツト８６−４
乃至８６−１８が利用される。すなわち、これら
15ビツトの信号は信号MSBのタイミングでアン
ド回路２３０およびオア回路２３２を介して、タ
イマレジスタ８９の各ビツト８９−１乃至８９−
１５にそれぞれ取り込まれ、アンド回路２３１を
介して、１データフレームの間、自己保持され
る。 以上のようにして、タイマ８５からは136μsご
とにカウントアツプするデータが得られる。この
タイマ８５は、カウンタストツプ信号CSTPが
“１”に立ち上がると、インバータ２２７を介し
てアンド回路２２１がオフされて、LSBのタイ
ミングで“１”が加わらなくなるので、カウント
が停止される。また、カウントクリア信号CCLR
が“１”に立ち上がると、インバータ２２６を介
してアンド回路２２０がオフされて、加算器８８
の出力が０となるので、この状態が１データフレ
ームの期間続くと、タイマ８５はリセツトされ
る。 一致検出回路１６は、排他的オア回路Ｅ×１〜
Ｅ×８を具え、時間差出力レジスタ７５とタイマ
８５の所定のビツトどうしを比較し、それらのビ
ツトがすべて一致したことをノア回路２３０また
は２３１で検知したら、一致信号EEQまたはEQ
を出力する。排他的オア回路Ｅ×１〜Ｅ×８に入
力されるタイマ８５の時間データは固定である
が、タイミング出力レジスタ７５からの時間差デ
ータは、モードによつて切換えられる。これらの
対応関係を第８表に示す。

【表】 モードによる時間差データの切換えは、ノア回
路NR１〜NR３で行なつている。すなわち７−
３，７モード（±２分以上離れている）では、時
間差出力レジスタ７５の２分〜64分のいずれかの
ビツトに“１”が立つので、ノア回路NR３の出
力は“０”となり、これによつてアンド回路Ａ１
〜Ａ１１をオフして、時間差出力レジスタ７５の
４フレーム〜１分までのビツトの出力をすべてオ
フする。従つてこの時、２分〜64分のビツト出力
が排他的オア回路Ｅ×３〜Ｅ×８に入力される。 ７−２，６モード（±４秒以上±２分未満離れ
ている）では、時間差出力レジスタ７５の２分〜
64分のビツトはすべて“０”であるので、ノア回
路NR３の出力は“１”となる。また、時間差出
力レジスタ７５の２秒〜１分のビツトのいずれか
に“１”が立つので、ノア回路NR２はオフとな
る。従つてこの時、アンド回路Ａ１〜Ａ６がオ
フ、アンド回路Ａ７〜Ａ１１がオン可能な状態と
なつて、時間差出力レジスタ７５の４秒〜１分の
ビツトの出力がオア回路OR１〜OR５を介して
排他的オア回路Ｅ×１〜Ｅ×５に入力される。 ７−１，５モード（±16以上±４秒未満）で
は、時間差出力レジスタ７５の４秒〜64分のビツ
トはすべて“０”であるので、ノア回路NR２，
NR３の出力は“１”となる。また、時間差出力
レジスタ７５の16〜２秒のビツトのいずれかに
“１”が立つので、ノア回路NR１はオフとなる。
従つてこの時、アンド回路Ａ１，Ａ２，Ａ７〜Ａ
１１がオフ、アンド回路Ａ３〜Ａ６が動作可能な
状態となつて、時間差レジスタ７５の16〜２秒
のビツトが、オア回路OR１〜OR４を介して、
排他的オア回路Ｅ×１〜Ｅ×４に入力される。 一致検出回路１６において、ノア回路２３０は
排他的オア回路Ｅ×４〜Ｅ×８の入力の一致を見
ているから、ノア回路２３０から出力される一致
検出信号EEQは、７−３，７モードにおいて、
時間差に対応づけられた時間だけ、タイマ８５が
カウントされたことを意味する。また、ノア回路
２３１は排他的オア回路Ｅ×１〜Ｅ×５の入力の
一致を見ているから、ノア回路２３１から出力さ
れる一致検出信号EQは、７−２，６モードまた
は７−１，５モードにおいて、これらモードごと
に時間差に対応づけられた時間だけ、タイマ８５
がカウントされたことを意味する。この一致検出
動作は、サーチモードにおいて、各時間差に対応
づけられたタイマ８５の時間だけ、サーチ動作を
実行させて、目標位置に近づける制御を行なうた
めに利用される。すなわち、各時間差に対応づけ
られたタイマ８５の時間は、その時間差をほぼ０
にすることができる（すなわち、目標位置にほぼ
近づく）と予想されるサーチモードの動作時間と
してサーチモードの移動速度から、予め計算で求
められた値である。もちろん、コンパクトデイス
クは線速度一定で記録されているので、時間当り
のトラツク本数は内周と外周で異なるので、時間
差とそれを０にするサーチ時間は１対１に対応づ
けられないが、大まかに近づけることができれ
ば、刻々収束する時間差情報を随時置き替えてこ
の制御を繰り返すことにより、最終的には目標位
置に到達させることができる。 時間差とタイマ８５の時間との対応が第８表で
示したように、モードによつて異なるのは、時間
当りの移動量がモードによつて異なるからであ
る。すなわち７−３，７モードはフイードモータ
の連続的な駆動により制御するので、時間当りの
移動量が大きく、従つてタイマ８５の時間に対応
づけられた時間差は大きい。これに対し、７−
２，６モードは17.4msのインターバルごとに、
10トラツクジヤンプのキツクを１回行なう制御で
あるので、７−３，７モードに比べて、時間当り
の移動量は小さく、従つてタイマ８５の時間に対
応づけられた時間差は７−３，７モードより小さ
いものとなつている。また、７−１，５モードは
17.4msのインターバルごとに、１トラツクジヤ
ンプのキツクを１回行なう制御であるので、７−
２，６モードよりも更に時間当りの移動量は小さ
く、従つてタイマ８５の時間に対応づけられた時
間差は、７−２，６モードよりも小さくなつてい
る。例えば、タイマ８５の時間で139msについて
みると、７−３，７モードでは、４分の時間差を
ほぼ０に近づける移動時間に対応しているのに対
し、７−２，６モードでは、32秒の時間差をほぼ
０に近づける移動時間に対応し、７−１，５モー
ドでは２秒の時間差をほぼ０に近づける移動時間
に対応している。 一般に、サーチモードでは、Ｑサブコードの現
在時間が常に読み取れれば、現在時間と目標時間
の時間差データのみにもとづいて、これが０にな
るように制御すればよいが、実際のサーチモード
ではＱサブコードの現在時間は必ずしも読み取れ
ないことが多い。このような場合、過去の時間差
データにもとづいて制御すると、Ｑサブコードが
長時間読み取れない場合は、目標位置を大きく行
き過ぎてしまうおそれがある。これに対し上述の
ように、時間差データに対応して、これを０にす
る移動時間を予め設定し、それにもとづいて移動
すれば、例えＱサブコードが長い時間読み取れな
くても、その前の時間差データに対して設定され
た時間を移動すれば、目標位置付近で停止した状
態となり、大きく行き過ぎることはなく、次にＱ
サブコードが得られた時、新たに時間差を算出し
て、同様に設定された移動時間に従つて移動して
いけば、最終的に目標位置に安定に到達させるこ
とができる。 第４図において、タイマデコーダ９０はコマン
ドデコーダ８４からコマンドデータと、一致検出
回路１６から一致検出信号EEQ，EQを入力し、
これらに対応してタイマ８５を利用して各種制御
信号（TBKE，TSOF，TRHD等）を作成する
ためのタイミング信号を作成する。このタイマデ
コーダ９０の各アンド回路２４０〜２６０から
は、次の信号がそれぞれ出力される。 Γアンド回路２４０：５−０または６モードで、
タイマ８５が104.49msの時に“１”となる信号。
104.49msのインターバルを取るための信号で、
タイマ８５のリセツトおよび次のコマンド要求信
号NCTEの作成に利用される。 Γアンド回路２４１：５−1/2モードでタイマ８
５が47.9msの時、“１”となる信号。インターバ
ルを取るための信号で、タイマ８５のリセツトお
よび次のコマンド要求信号NCTEの作成に利用
される。 Γアンド回路２４２：５モードまたは６モード
で、タイマ８５が17.4msの時“１”となる信号。
トラツキングフレーキイネーブル信号TBKEお
よびトラツキングゲインハイ信号TRGHのリセ
ツトに用いられる。 Γアンド回路２４３：６モードでタイマ８５が
680msの時“１”となる信号。トラツキングホー
ルド信号TRGHのセツトおよびキツクパルスKP
±のリセツトに用いられる。 Γアンド回路２４４：６モードでタイマ８５が
408μsの時“１”となる信号。キツクパルスKP±
を反転してブレーキをかけるタイミングをとるの
に利用される。 Γアンド回路２４５：５モードでタイマ８５が
272μsの時“１”となる信号。トラツキングブレ
ーキイネーブル信号TBKEのセツトおよびキツ
クパルスKP±のリセツトに用いられる。 Γ４ンド回路２４６：５モードでタイマ８５が
136μsの時“１”となる信号。キツクパルスKP±
を反転してブレーキをかけるタイミングをとるの
に利用される。 Γアンド回路２４７：５モードまたは６モードで
タイマ８５がOsの時“１”となる信号。トラツ
キングブレーキイネーブル信号TBKEのリセツ
ト、トラツキングゲインハイ信号TRGHおよび
キツクパルスKP±のセツトに用いられる。 Γアンド回路２４８：７−３，７モードで一致検
出信号EEQが出た時“１”となる信号。タイマ
８５のリセツト、トラツキングブレーキイネーブ
ル信号TBKEおよびトラツキングゲインハイ信
号TRGHのリセツト、強制的なフイードを終了
して、フイードサーボを復帰させるのに用いられ
る。 Γアンド回路２４９：７−３，７モードでタイマ
８５が34.8msの時“１”となる信号。34.8msご
とに新コマンド要求信号NCTEを作成するため
に利用される。 Γアンド回路２５０：７−３，７モードでタイマ
８５が7.6msの時“１”となる信号。トラツキン
グサーボを周期的にオン、オフして飛び飛びの位
置でＱサブコードを読み取るためのトラツキング
サーボオフ信号TSOFの時間幅を規定するのに用
いられる。 Γアンド回路２５１：７−３，７モードでタイマ
８５がOsの時“１”となる信号。トラツキング
ブレーキイネーブル信号TBKE、トラツキング
サーボオフ信号TSOF、トラツキングゲインハイ
信号TRGHのセツトおよびフイードサーボオフ
（FEOFセツト）して、強制的なフイードを行な
うためのフイードモータドライブ信号FEM±の
セツトに用いられる。 Γアンド回路２５２：７−３，７モードで、一致
信号EQが出力された時“１”となる信号。タイ
マ８５のリセツト、トラツキングブレーキイネー
ブル信号TBKEおよびトラツキングゲインハイ
信号TRGHのリセツト、新コマンド要求NCTE
の作成に利用される。 Γアンド回路２５３：７−３，７モードでタイマ
８５が17.4msの時“１”となる信号。17.4msご
とに新コマンド要求信号NCTEを作成するため
に利用される。 Γアンド回路２５４：７−２，６モードでタイマ
８５が680μsの時“１”となる信号。トラツキン
グブレーキイネーブル信号TBKEのセツトおよ
びキツクパルスKP±のリセツトに用いられる。 Γアンド回路２５５：７−２，６モードではタイ
マ８５が408μsの時“１”となる信号。キツクパ
ルスKP±を反転してブレーキをかけるタイミン
グに用いられる。 Γアンド回路２５６：７−０，４，１，５モード
でタイマ８５が272μsの時“１”となる信号。ト
ラツキングブレーキイネーブル信号TBKEのセ
ツト、キツクパルスKP±のリセツトに用いられ
る。 Γアンド回路２５７：７−０，４，１，５モード
でタイマ８５が136μsの時“１”となる信号。ト
ラツキングブレーキイネーブル信号TBKEのリ
セツト、トラツキングゲインハイ信号TRGH、
キツクパルスKP±のセツトに用いられる。 Γアンド回路２５９：１モードでタイマ８５が
Osの時“１”となる信号。強制的にフイードを
するためのフイードモータドライブ信号FEM±
の作成に用いられる。 Γアンド回路２６０：０〜３モードでタイマ８５
がOsの時“１”となる信号。フイードモータド
ライブ信号FEM±でフイードする時フイードサ
ーボをオフするため、フイードサーボオフ信号
FEOFをセツトするのに用いられる。 タイマデコーダ９０のアンド回路２４０〜２６
０から出力される上記各信号は、それぞれの用途
に適合するようにオア回路２６１〜２７５の対応
するものに入力される。そしてオア回路２６１〜
２７５の出力信号はそれぞれ次の用途に用いられ
る。 Γオア回路２６１：タイマ８５のリセツト信号
CCLR。この信号は前記信号CAQ（新コマンドが
マイクロコンピユータ６から受けつけられるごと
に、また７モードではＱサブコードが読み取られ
て、新しい時間差データが算出されるごとに出力
される信号）と新コマンド要求信号NCTEとを
アンド回路７６に入力して、このアンド回路７６
から信号NCTが出力された時に出力される。ま
た、５モードまたは６モードのインターバルをと
るためのアンド回路２４０〜２４１の出力によつ
ても出力される。これは５モードおよび６モード
では、操作ボタンを押し続けている間は
104.49msまたは47.9msのインターバルでタイマ
８５をリセツトして、動作が繰り返し行なれるよ
うにしなければならないのに対し、コマンドは押
し始めで１度しかマイクロコンピユータ６から出
力されず、各インターバルでリセツト用の信号
NCTは出ないので、アンド回路２４０，２４１
の出力によつて各インターバルでタイマ８５を直
接リセツトしようとするものである。 Γオア回路２６２：タイマ８５のストツプ信号
CSTR。一致信号EEQ，EQが出た時、動作を停
止するためにタイマ８５のカウントを停止させる
ものである。 Γオア回路２６３：トラツキングブレーキイネー
ブル信号TBKEのセツト信号。 Γオア回路２６４：インバータ２８０を介してト
ラツキングブレーキイネーブル信号TBKEのリ
セツト信号。 Γオア回路２６５：トラツキングサーボオフ信号
TSOFのセツト信号。 Γオア回路２６６：インバータ２８１を介してト
ラツキングサーボオフ信号TSOFのリセツト信
号。 Γオア回路２６７：トラツキングゲインハイ信号
TRGHのセツト信号。 Γオア回路２６８：インバータ２８２を介してト
ラツキングゲインハイ信号のリセツト信号。 Γオア回路２６９：トラツキングホールド信号
TRHDおよびキツクパルスKP±のセツト信号。 Γオア回路２７０：キツクパルスKP±のセツト
信号およびインバータ２８３を介してキツクパル
スKP±のリセツト信号。 Γオア回路２７１：インバータ２８４を介してト
ラツキングホールド信号TRHD、キツクパルス
KP±のリセツト信号。 Γオア回路２７２：フイードサーボオフ信号
FEOFのセツト信号。光ビームのフオーカスが外
れたことを示すフオーカスアウト信号によつて出
力される。 Γオア回路２７３：フイードモータドライブ信号
FM±のセツト信号。 Γオア回路２７４：インバータ２８５を介してフ
イードサーボオフ信号FEOFのセツト信号および
フイードモータドライブ信号EFM±のリセツト
信号。 Γオア回路２７５：新コマンド要求信号NCTE。
各モードはそれぞれについて定められたインター
バルで動作を繰り返すので、各インターバルの終
了時に新コマンド（７モードにおいては新時間差
データ）が来ていないかをこの信号NCTEで見
て、来ていない場合にはそれを取り込み、それに
対応した制御に切換える。７モードでは一致検出
信号EEQ，EQによつてもこの信号NCTEが出さ
れる。なお０〜４モードではインターバルは設定
されないので、常時新コマンド要求信号NCTE
が出力して、新コマンドが出されしだい、コマン
ドレジスタに取り込めるようにしている。 トラツキングブレーキイネーブル信号TBKE
は、アンド回路２９１およびオア回路２９２を介
して、クロツクφA，φBのタイミングでレジスタ
２９３に取り込まれてセツトされ、アンド回路２
９４およびアンド回路２９２を介して自己保持さ
れ、リセツト信号でリセツトされる。他の制御信
号TSOF，TRGH，TRHD，KP＋，KP−，
FEOF，FEM＋，FEM−も同様にして、レジス
タ３０３〜３１０からそれぞれ出力される。な
お、キツクパルスKP±は前記コマンドデコーダ
８４からの正負信号＋，−によつて選択され、コ
マンドが＋の場合はKP＋が始めに出てその後ブ
レーキのためKP−が出る。一の場合は逆の順序
となる。また、フイードモータドライブ信号
FEM±も正負信号＋，−によつて選択され、コマ
ンドが＋の場合はFEM＋が選択され、一の場合
はFEM−が選択される。また、トラツキングサ
ーボオフ信号TSOFは、トラツキングブレーキイ
ネーブル信号TBKEとトラツキングサーボミユ
ート信号HFSMをアンド回路３０１で論理積を
とつた信号とともに、オア回路３０２に加えら
れ、TROF＝TSOF＋TBKE・HFSMからトラ
ツキングサーボオフ信号TROFが作成される。 以上のようにして、各制御信号すなわち、タイ
マリセツト信号CCLR、タイマストツプ信号
CSTP、トラツキングサーボオフ信号TROF、ト
ラツキングゲインハイ信号TRGH、トラツキン
グホールド信号TRHD、キツクパルスKP±、フ
イードサーボオフ信号FEOF、フイードモータド
ライブ信号FEM±、新コマンド要求信号NCTE
が作成される。 ここで、７モードにおける一連の動作について
説明する。 曲番を設定してプレイ操作ボタンを押すとマ
イクロコンピユータ６のDin出力（第３図）か
ら１バイト目に７モードを指令するコマンドが
出力され、シリアル−パラレル変換回路８０を
介してコマンドバツフア８１に取り込まれる。
（第４図）。また、マイクロコンピユータ６の
Din出力からは、２〜４バイト目に曲番に対応
した目標時間が分、秒、フレームのBCDコー
ドとしてそれぞれ出力され（第６図）、BCD／
バイナリ変換回路８を介して目標時間レジスタ
１１に格納される。この時、現在時間を示すＱ
サブコードの時間情報が現在時間レジスタ１０
に格納されており、目標時間と現在時間の時間
差が算出される。 今までのモードが５または６モードの場合
は、設定されたインターバルごとに新コマンド
要求信号NCTEが出力されており、また０〜
４モードの場合は常時新コマンド要求信号
NCTEが出力されているので、この新コマン
ド要求信号NCTEと新コマンド受付信号CAQ
によつて、コマンドレジスタ８２に７モードを
示すコマンドがロードされ、かつ、時間差出力
レジスタ７５に時間差データがロードされて、
サーチ動作が開始される。 始めに時間差が＋40分であつたとする。この
時第９図において、時間差出力レジスタ７５に
は、第75−16ビツト（32分）と第75−14ビツト
（８分）にそれぞれ“１”が立ち、時間差が40
分であることが示される。時間差出力レジスタ
７５の出力側に設けられたノア回路NR１〜
NR３によつて、時間差が２分以上であること
が判断され、７−３モードの制御が実行され
る。 すなわち、コマンドデコーダ８４の７−３モ
ードに対応するアンド回路１７１がオンし、タ
イマデコーダ９０のアンド回路２４８〜２５１
が生かされて、それに対応した制御が行なわれ
る。すなわち、フイードサーボオフ信号FEOF
がセツトされてフイードサーボがオフされると
ともに、コマンドデコーダ８４のアンド回路１
８１からの＋を示す信号により、＋方向へのフ
イードモータドライブ信号FEM＋がセツトさ
れて、強制的なフイードが行なわれる。タイマ
８５は新コマンドがコマンドレジスタ２１にシ
フトされた時点で、信号NCTにより一旦クリ
アされているので、タイマ８５の時間はフイー
ド動作の開始からの時間に対応している。この
フイード動作は、タイマデコーダ９０のアンド
回路２４９から34.8msごとに出力される信号
によつて、新コマンド要求信号NCTEが出さ
れてインターバルがとられている。 ７−３モードにおいては、トラツキングサー
ボオフ信号TSOFによりトラツキングサーボを
周期的にオン、オフしており、オン時にＱサブ
コードを読み取れる可能性がある。Ｑサブコー
ドを読み取れた場合は、これにもとづいて時間
差データが新たに作成され、信号CAQも出力
されるので、各インターバル終了時に出される
新コマンド要求信号NCTEのタイミングでシ
フト信号NCTLによつて、その時間差データ
が時間差出力レジスタに格納される。シフト信
号NCTLはコマンドレジスタにも加わるが、
コマンドバツフアに７モードのコマンドが保持
されたままなので、コマンドレジスタ８２の内
容は変わらない。 新しい時間差データがシフトされると、これ
と同時に信号NCTによりタイマ８５がリセツ
トされて、その時間差データにもとづく制御が
実行される。 Ｑサブコードが読み取れるごとにこの動作が
繰り返されて、差がしだいに小さくなつてい
く。そして、時間差が２分未満になると、時間
差レジスタ７５の２分〜64分のいずれの各ビツ
トにも“１”がなくなるので、一致検出回路１
６から一致検出信号EEQが出力される。この
一致検出信号EEQにより、タイマ８５がクリ
アされた状態のままカウントストツプされる。
そしてノア回路NR１〜NR３の判断により動
作モードが７−２，６または７−１，５に切換
わることにより、一致検出回路１６の入力が切
換わり、一致検出信号EEQが解除され、タイ
マ８５のストツプ状態が解除されて、この新し
いモードによる制御が開始される。 このようにして、しだいに目標位置に近づき
時間差が16以下になると、時間差出力レジス
タ７５から一致検出回路１６に入力されるビツ
トはすべて“０”なので、符号が＋の時（７−
０モード）はタイマ８５のカウント０で一致信
号EQが出て動作が停止される。すなわち、テ
イスクの回転によつてすぐに目標位置に到達す
るので何も行なわない。また、符号が一の時
（７−４モード）は、時間差デコーダ８３のア
ンド回路１５９から“１”が出されて、オア回
路OR１を介して、一致検出回路１６の排他的
オア回路Ｅ×１に入力される。従つてこの時
は、排他的オア回路Ｅ×１に対応づけられたタ
イマ８５の時間17.4msすなわち７−４モード
の１インターバルの時間動作して一致信号EQ
が出たところで動作は停止する。すなわち１回
だけキツクが行なわれる。 時間差デコーダ８３からの時間差情報によ
り、目標位置に到達したことが検出されると、
マイクロコンピユータ６から新コマンドが出力
され、コマンドレジスタ８２の内容が書き換え
られて、新しいモード（例えば４−０の再生モ
ード）の動作が開始される。 なお、サーチモードの途中でＱサブコードが
読み取れなかつた場合は、タイマ８５はリセツ
トされないのでカウント値は上昇していく。そ
して時間差出力レジスタ７５の“１”のビツト
に対応する時間に達すると、一致検出回路１６
から一致検出信号EEQが出されて動作が解除
されるとともに、タイマ停止信号CSTPにより
タイマ８５のカウントが停止されるので、ヘツ
ドの移動は停止する。例えば時間差が40分の場
合には、タイマレジスタ８９の第２段89−２の
１，11秒と、第４段89−４の278ｍｓの和すな
わち1388msの間フイード動作を行なつて停止
する。この動作時間は前述したように、その時
間差をほぼ０とする時間であるので、ヘツドは
目標位置近くで停止することができる。この時
デイスクは回転しているので、Ｑサブコードを
読み取ることができ読み取られた時点で新しい
時間差データが時間差出力レジスタ７５に取り
込まれ、タイマ８５がリセツトされて、その時
間差にもとづく制御が行なわれる。そして最終
的には前述した〜の動作によつて目標位置
に到達することができる。 以上説明したようにこの発明によれば、移動時
間により移動量を制御しているので、移動距離に
より移動量を制御する場合に比べて再生系のデイ
スク相対位置を検出するための位置検出器等が不
要になり、構成が簡略化される。また、移動して
いる途中で新たな時間差データが得られたら、こ
の新たな時間差データに基づいて指令内容を自動
的に更新していくので、指令された移動時間を達
成するまでは指令内容を一切更新せずに移動時間
を達成してはじめて一旦停止して新たに時間差デ
ータを求めなおして移動を繰り返す場合に比べて
移動に無駄がなく、移動距離を短くすることがで
きるとともに、指令内容を変更するごとに制御を
一旦停止する必要がないので、短時間で目標時間
位置に近づけていくことができる。また、移動の
途中で万一新たな時間差データが得られなくて
も、移動時間の達成により停止指令を与えるよう
にしているので、目標位置を大きく行き過ぎてし
まうようなことがなく、目標位置に確実に近づけ
ることができる。しかも、移動時間は時間差デー
タのみならず、移動速度も考慮して決めているの
で、どのような速度でも確実に目標位置に近づけ
ることができる。さらには、目標位置に近づくに
つれて移動速度は遅くなるので、移動している途
中でデイスクから時間情報を読み取つて新たな時
間差データが得られる可能性は高くなつていく。

【図面の簡単な説明】

第１図はコンパクトデイスクのデータフオーマ
ツトを示す図、第２図はこの出願の図面において
用いている論理回路の表記方法を説明する図、第
３図はこの発明の一実施例の概略を示すブロツク
図、第４図は第３図に一点鎖線Ａで囲つた部分の
詳細例を示すブロツク図、第５図は第４図の
BCD／バイナリ変換回路８の具体例を示す回路
図、第６図はマイクロコンピユータ６のDin出力
から出力されるデータフオーマツトを示す図、第
７図はトラツキングサーボミユーテイング信号
HFSMの形成過程を示す線図、第８図はトラツ
キングサーボ制御およびフイードサーボ制御の制
御回路の一例を示す回路図、第９図は第４図の制
御ロジツク回路１４の構成を示す回路図、第１０
図は第９図の回路による制御内容を示す図であ
る。 ８…BCD／バイナリ変換回路、１０…現在時
間レジスタ（第１の記憶手段）、１１…目標時間
レジスタ（第２の記憶手段）、１２…時間差演算
回路（演算回路、移動時間指令手段）、１４…制
御ロジツク回路（相対移動方向および相対移動速
度指令手段）、１５…タイマ回路（タイマ）、１６
…一致検出回路（一致検出手段）。１００…４分
割フオトダイオード、１０４，１０５…トラツキ
ング用フオトダイオード、１１３…トラツキング
サーボ回路、１１６…トラツキングコイル、１１
８…フイードサーボ回路、１２１…フイードモー
タ。

Claims (1)

1. 【特許請求の範囲】 １ デイスクから再生されるサブコードに含まれ
   る時間情報を記憶する第１の記憶手段と、 デイスク上の目標時間を記憶する第２の記憶手
   段と、 前記サブコードの時間情報と目標時間の時間差
   を演算しこれを時間差データとして出力する演算
   回路と、 相対移動速度を変更可能に再生系のデイスク相
   対位置を変化させる相対位置変化手段と、 前記演算された時間差データに応じて前記相対
   位置変化手段の相対移動方向を前記デイスク上の
   目標時間の位置に近づける方向に指令するととも
   に、その相対移動速度を前記時間差データが大き
   い時は速くし、当該時間差データが小さい時は遅
   くするように指令する相対移動方向および相対移
   動速度指令手段と、 前記演算された時間差データに応じて前記指令
   された相対移動速度で前記再生系を前記デイスク
   上の目標時間の位置に近づけるに必要な移動時間
   を指令する移動時間指令手段と、 前記時間差データが新たに求められるごとに時
   間の計測を開始するタイマと、 このタイマの時間と前記指令された移動時間と
   を比較して、これらが一致した時に前記相対位置
   変化手段の駆動を停止させる指令を出す一致検出
   手段とを具え、 前記相対移動方向および相対移動速度指令手段
   および前記移動時間指令手段は、指令された移動
   時間を達成する前に新たな時間差データが得られ
   た時は、この新たな時間差データに基づいて前記
   相対移動方向、相対移動速度および移動時間の各
   指令を自動的に更新することを特徴とする光学式
   デイスク再生装置の制御回路。