JPH0330102A - 磁気記録データ再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、エッジ検出回路と磁気記録データ再生回路
に関し、例えばハード・ディスク装置に用いられる読み
出し再生同期回路に利用して有効な技術に関するもので
ある。

（従来の技術〕 ハード・ディスク装置において、磁気ヘットから読み出
されたアナログ信号は、ピーク点を検出しパルス信号に
変換される。

磁気ヘッドから読み出されたアナログ信号のピークは、
磁気記録媒体上の磁化反転（データの″１１）に対応し
ているため、これらのピークの時間的位置を正確に検出
する必要がある。Ｍ．ＦＭ変調における″１０１”パタ
ーンやＲＬＬ変調パターンなど、ピークとピークとの間
隔が長い信号の場合、微分信号のなかに真のピーク以外
で零点を通過する部分（擬似ピーク又はサトル）が現れ
やすくなる。このような１疑似ピークを除去するために
２つのゼロクロス検出回路、２つの単安定マルチハイブ
レーク及びＤ型フリソブフロノプ回路等からなる回路が
用いられる。

このようなパルス・ピーク検出用ＩＣ（半導体集積回路
）をはしめとするハーＦ・ディスク装置に用いられる各
種専用１ｃに関しては、日経マグロウヒル社１９８７年
２月９日付『日経エレク１一口ニクス』頁２１１〜頁２
３３がある。

〔発明が解決しようとする課題〕

上記の回路では、Ｄ型フリソプフロソプ回路や単安定マ
ルチハイブレータ及びゼロクロス検出回路等を構成する
ために比較的多数のゲート回路が必要となるものである
。また、第６図に示すような回路も考えられるが、同様
にゲートゼネレータＧＧ，電圧比較回路ＶＣからなるラ
インバソファＬＮＢ，ＲＳ形フリソプフロソプ回路ＦＦ
ＩないしＦＦ３及びノアゲート回路Ｇ２ないし６４等の
ように複雑な回路となるものである。

この発明の目的は、回路の簡素化を図ったエッジ検出回
路及び磁気記録データ再生回路を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、差動トランジスタ回路の相補出力信号に対し
て立ち上がり又は立ち下がりを遅延させて平衡差動形の
掛算回路を利用した排他的論理和回路に入力してエッジ
に同期したパルスを生成する。

また、ＡＧＣアンプから出力される読み出し信号から形
成された全波整流出力信号と所定の基準電圧を電圧比較
回路に人力してゲートパルスを形成し、上記読み出し信
号の微分出力から形戒されるパルス信号中から有効なデ
ータを取り出すようにする。

〔作　用〕

上記した手段にれば、平衡差動形の掛算回路にを用いる
ことより簡単な構成でパルス信号を生威できる。また、
上記ゲートパルスを用いることより、単純なゲート回路
により擬似ピークに対応したミスパルスを除去できる。

〔実施例〕

第ｌ図には、この発明に係る磁気記録データ再生回路の
一実施例のブロンク図が示されている。

特に制限されないが、同図の主要な各回路ブロソクは、
後述するような同期回路等と共に、公知の半導体集積回
路の製造技術によって、単結晶シリコンのような１個の
半導体基板上において形成される。

読み出しコイルＲＣにより読み出された信号は、ヘノド
アンプＡ１により増幅され、カップリングコンデンサを
介して、半導体集積回路内に構成されるＡＧＣアンプＡ
２に入力される。このＡＧＣアンプＡ２は、その出力信
号を受ける全波整流回路ＤＥＴと、その出力信号を受け
るゲイン制御回路ＧＣからなる帰還ループにより利得が
制御される。すなわち、ヘッドアンプＡ１から入力され
る読み出し信号は、ディスクの内周では小さく外周では
大きいからＡＧＣアンプＡ２により信号振幅を一定にす
る。このＡＧＣアンプＡ２の出力には、ロウバスフィル
タＬＰＦが設けられ必要帯域外が雑音として除去される
。

上記ロウパスフィルタＬＰＦで必要帯域外の雑音が除去
された読み出し信号は、微分回路Ａ３に人力される。こ
の微分回路Ａ３では、上記アナログ読み出し信号におけ
る変化分のないピーク点が零点に変換される。上記微分
回路Ａ３の出力信号は、ダブルエンド構成の差動トラン
ジスタ回路からなる電圧比較回路ＶＣＩに入力され、こ
こで読み出し信号のピークで反転するパルス信号が形成
される。この実施例では、この電圧比較回路ＶＣｌの出
力と電源電圧Ｖｃｃとの間に、信号遅延用のキャパシタ
が設けられる。これにより、電圧比較回路ＶＣＩにより
出力される相補バルス信号は、パルスはその立ち上がり
が遅くされる。このようなパルス信号は、排他的論理和
回路ＥＸに入力されて上記信号変化タイミングに同期し
たパルス信号ＴＰに変換される。すなわち、パルス信号
ＴＰは、読み出し信号のピーク点に対応して発生するパ
ルス信号とされる。上記上記排他的論理和回路ＥＸは、
特に制限されないが、回路の簡素化のために、後述する
ような平衡差動形の掛算回路が利用される。

この実施例では、上記排他的論理和回路ＥＸから出力さ
れるパルス信号に含まれる旦スバルスを除去するために
、ＡＧＣ回路に用いられる全波整流回路ＤＥＴの出力信
号が利用される。すなわち、ミスパルスを除去するゲー
トパルスとして上記全波整流回路ＤＥＴの出力｛δ号と
基準電圧ＶＲとを受ける電圧比較回路ＶＣ２の出力信号
が利用される。上記電圧比較回路ＶＣ２の出力パルスＣ
Ｐは、全波整流信号が一定値以上にされたときロウレベ
ル（“０”）となり、その間だけ排他的論理回路ＥＸか
らの出力ＴＰを有効なパルスとしてノア（ＮＯＲ）ゲー
ト回路Ｇ１から出力させる。

第２図には、この実施例回路の動作波形図の一例が示さ
れている。

ＡＧＣアンプＡ２の出力信号は、全波整流回路ＤＥＴに
より全波整流される。この出力信号と基準電圧ＶＲから
、記録媒体上の磁化反転（データの論理“ｌ”）に対応
したＡＧＣアンプＡ２の出力信号のピーク点が現れる部
分を予測できる。すなわち、基準電圧ＶＲを適当に設定
することによって上記全波整流信号のピーク部分を抜き
出すことができる。この電圧比較回路ＶＣ２の出力信号
ＣＰにより、前記のようにＭＦＭ変調における“１０１
”やＲＬＬ変調パターンなどでピークとピークが長い部
分に対応した微分出力にゼロクロスが生じたときそれを
ξスバルスとして除去できる。すなわち、このようなミ
スパルスが発生するのは、常にＡＧＣアンプのアナログ
出力信号でみれば接地電位付近のレベルであるから、電
圧比較回路ＶＣ２により正確にピークの部分を抜き出す
ことができる。

この実施例では、ＡＧＣ回路を構成する全波整流回路の
出力信号を利用しており、ミスパルス除去回路としては
、電圧比較回路ＶＣ２とゲート回路Ｇｌからなる極めて
簡単な回路により構成できるものである。

第３図には、上記電圧比較回路■Ｃ１と排他的論理和回
路ＥＸの具体的一実施例の回路図が示されている。

電圧比較回路ＶＣＩは、差動トランジスタＱ１とＱ２、
そのコレクタ抵抗Ｒ１とＲ２、差動トランジスタＱ１と
Ｑ２の共通エミッタに設けられた定電流源１ｏ、及び上
記差動トランジスタＱ１とＱ２のコレクタ出力をそれぞ
れ受ける工コツタフォロワ出力トランジスタＱ３．Ｑ４
とエミソタに設けられた定電流源１ｏとから構威される
。

なお、後述する平衡差動形の掛算回路に対応した信号レ
ベルの出力信号を形或するために、一方の出力信号は、
レベルシフトダイオードＤｉ，Ｄ２によりレベルシフト
されて出力される。

この実施例では、遅延回路として上記出力トランジスタ
Ｑ３，Ｑ４の工ξツタと電源電圧Ｖｃｃとの間にキャパ
シタＣ１と０２が設けられる。これにより、ダブルエン
ドの差動トランジスタ回路の出力信号は、上記キャパシ
タＣ１とＣ２が設けられているため、出力信号のハイレ
ベルからロウレベルへの立ち下がりが、第４図に示した
動作波形図のようにキャパシタＣＩ又はＣ２に対する定
電流源１ｏの定電流によるチャージアップ時間だけ立ち
下がりが遅くされる。

排他的論理和回路ＥＸは、次の回路素子により構成され
る。

差動トランジスタＱ５とＱ６のエミッタには、定電流源
１ｏが設けられる。差動トランジスタＱ５のベースには
、上記電圧比較回路回路ＶＣＩの出力トランジスタＱ４
のエミソタ出力がダイオードＤ１とＤ２によりレベルシ
フトされて入力される。差動トランジスタＱ６のベース
には、基準電圧ＶＢ２が供給される。そして、一方の差
動トランジスタＱ５のコレクタには、差動トランジスタ
Ｑ７，Ｑ８の共通エミソタに接続される。他方の差動ト
ランジスタＱ６のコレクタには、差動トランジスタＱ９
，ＱＩＯの共通工ξソタに接続される。上記一対からな
る差動トランジスタＱ７，Ｑ８とＱ９，ＱＩＯのうら、
トランジスタＱ７とＱ１０のヘースが共通化されて、上
記電圧比較回路ＶＣＩの出力トランジスタＱ３の工貴ノ
ク出力が供給される。上記一対からなる差動トランジス
タＱ７．Ｑ８とＱ９．Ｑ１０のうち、残りのＩ〜ランジ
スタＱ８とＱ９のヘースが共通化されて基準電圧ＶＢＩ
が供給される。

上記一対からなる差動トランジスタＱ７，Ｑ８とＱ９，
ＱＩＯのコレクタは、相互に交差接続されてコレクタ抵
抗Ｒ３とＲ４が接続される。すなわち、１〜ランジスタ
Ｑ７とＱ９のコレクタに共通に低抗Ｒ３が接続され、ト
ランジスタＱ８とＱｌＯのコレクタに共通に抵抗Ｒ４が
接続される。

そして、上記コレクタ抵抗Ｒ３とＲ４により形成された
信号が、工きツタフォロワ出力トランジスタＱｌｌとＱ
１２を通して出力される。

この構成では、上記電圧比較回路ＶＣ２の出力がそれぞ
れに対応した基準電圧ＶＢＩとＶＢ２に対して共にハイ
レベルのときには、トランジスタＱ５とＱ７がオン状Ｓ
になって出力Ｏ　Ｕ　Ｔ　ｌをロウレヘルにする。それ
以外のときには、出力ＯＵＴ１ばハイレベルになる。ま
た、上記電圧比較回路ＶＣ２の出力がそれぞれに対応し
た基＄電圧ＶＢ１とＶＢ２に対して共にロウレヘルのと
きには、トランジスタＱ６とＱ９がオン状態になって出
力ＯＵＴＩをロウレヘルにする。それ以外のときには、
出力ＯＬＩＴＩはハイレベルになる。出力○ＵＴ２は、
上記出力０［ＪＴに対して逆レヘルの信号となる。この
ように、上記平衡差動回路は、排他的論理和回路として
の動作を行う。

上記排他的論理和回路ＥＸの人力信号は、上記のような
遅延回路を構威するキャパシタＣＩと０２が設けられて
るから、第４図に示すように人力信号ＩＮＩ／ＩＮ２の
信号変化タイミングに同期して発生するパルス信号ＯＵ
ＴＩ／ＯＵＴ２を形成するものとなる。

この実施例では、上記のような平衡差動形の掛算回路を
利用することによって、簡単な構戒によりパルス信号の
エッジ検出回路として作動するものである。このエノジ
検出回路は、上記第Ｌ図のような磁気記録データ再生回
路の他、パルス信号のエッジを検出する回路として広く
利用できるものである。

第５図には、この発明が適用された読み出し再生同期回
路の一実施例のブロソク図が示されている。同図の主要
な各回路ブロソクは、前記同様にｌつの半導体集積回路
により構成される。

前記同様に読み出しコイルＲＣにより読み出された信号
は、ヘソドアンブＡＩにより増幅され、カップリングコ
ンデンザを介して、半導体集積回路内に構威されるＡＧ
Ｃアンプに入力される。このＡＧＣアンプは、その出力
信号を受ける全波整流回路ＤＥＴと、その出力信号を受
けるゲイン制御回路ＧＣからなる帰還ループにより利得
が制１′ｌＩｌされる。図外のロウパスフィルタで必要
帯域外の雑音が除去された読み出し信号は、微分回路Ａ
３に人力される。この微分回路Ａ３では、上記アナログ
読み出し信号における変化分のないピーク点が零点に変
換される。上記微分回路Ａ３の出力信号は、電圧比較回
，ＩＶｃＩに入力され、ここで読み出し信号のピークに
対応したパルス信号が形成され、前記排他的論理和回路
ＥＸからなるパルス発生回路によってピーク点に対応し
たパルス信号に変換される。

上記排他的論理和回路ＥＸにより形成されたパルス信号
は、ゲート回路Ｇに人力される。ゲート回路Ｇは、前記
第１図のノアゲート回路Ｇ１に対応しており、電圧比較
回路ＶＣ２の出力信号をゲートパルスとして、読み出し
信号をパルス化するとき発生する前記サドル等に対応し
たミスパルスを除去する。

この実施例では、読み出し信号に同期したクロソクパル
スを形戒するためのＶＦ○を構成する回路も同一の半導
体集積回路に構威される。そして、その位相比較回路の
動作を制御するタイミングパルスとして、上記全波整流
回路ＤＥＴの出力信号と基準電圧ＶＲとを受ける電圧比
較回路ＶＣ２の出力信号が利用される。すなわち、上記
電圧比較回路ＶＣ２の出力信号は、パルス発生回路ＯＰ
Ｇに人力されされる。このパルス発生回路ＯＰＧは、電
圧比較回路ＶＣ２により形成されるパルス信号のフロン
トエッジに同朋したｌショッＩ・パルスを発生させる。

位相比較回路は、フリソプフロソブ回路ＦＦＩないしＦ
Ｆ３から構威される。これらのフリソプフロッ１回路Ｆ
ＦＩないしＦＦ３及び後述するデータ再生同期回路を構
成するフリソプフロソプ回路ＦＦ４とＦＦ５とともに、
リセント付のＤ型フリップフロソブ回路である。

この実施例の位相比較回路は、フリップフロソプ回路Ｆ
ＦＩをセソトさせることによってイネーブル状態にされ
る。すなわち、フリップフロソプ回路ＦＦＩがセソトさ
れると、フリソプフロツプ回路ＦＦ２とＦＦ３のデータ
端子Ｄにハイレベル（論理“１”）が人力され、フリッ
プフロソプ回路ＦＦ２のクロソク端子に読み出しデータ
バルスＲＡＷが、フリップフロツプ回路ＦＦ３のデータ
端子に電圧制御型発振回路ＶＣＯ　（以下、単に■ＣＯ
という）の正相の出力パルス＋ＣＰが供給されることに
よって、いずれか早いタイミングで到来した方のフリソ
プフロソブ回路ＦＦ２又はＦＦ３がセットされる。上記
フリップフロソブ回路ＦＦ２又はＦＦ３の双方がセット
されると、その出力に設けられたノアゲート回路の出力
信号がハイレベルになって上記フリソプフロソプ回路Ｆ
ＦＩないしＦＦ３をリセソトさせる。これにより、フリ
ップフロソプ回路ＦＦ２又はＦＦ３の出力Ｑからは早い
タイミングで到来するパルスと遅いタイミングで到来す
るパルスとの位相差に対応したパルス信号が出力される
。

ループフィルタを構戊するチャージポンプ回路ＣＰＰは
、上記位相差に対応したチャージア・ノブ電流又はディ
スチャージ電流をキャパシタ及びキャパシタと抵抗から
なる平滑回路に流して制御電圧を形或する。この平滑回
路により形戊された制御電圧は、直流増幅回路ＤＣＡを
通してＶＣＯの制御端子に供給され、その発振周波数の
制御が行われる。これにより、読み出しデータＲＡＷに
同期したクロックパルス十〇Ｐ／−ＣＰが形成される。

例えば、ｖＣ○で形成されたクロックパルス＋ＣＰに対
して読み出しデータＲＡＷの位相が進んでいる場合、フ
リソプフロップ回路ＦＦ２が先にセントされて位相差に
対応したパルス信号をチャージポンプ回路ＣＰＰに供給
する。チャージポンプ回路ＣＣＰは、キャパシタと抵抗
からなる平滑回路にチャージアップ電流を流して制御電
圧を高くするように作用する。これにより、■ＣＯの発
振周波数が高くなり、クロツクバルス＋ＣＰの位相を進
める。逆に、■Ｃ○で形成されたクロックパルス＋ＣＰ
に対して読み出しデータＲＡＷの位相が遅れている場合
、フリソプフ口・ノブ回路ＦＦ３が先にセットされて位
相差に対応したパルス信号をチャージポンプ回路ＣＰＰ
に供給する。チャージボンブ回路ＣＣＰは、キャパシタ
と抵抗からなる平滑回路にディスチャージ電流を流して
制御電圧を低くするように作用する。これにより、■Ｃ
○の発振周波数が低くなり、クロックパルス＋ＣＰの位
相を遅らせる。このようにして、ＶＦＯでは読み出しデ
ータとクロツクパルスＣＰとが同期化動作が行われる。

ここで、負相クロソクパルスーＣＰは、上記正相のクロ
ックパルス十〇Ｐに対して位相が反転されたクロソクパ
ルスである。

この実施例では、上記正相クロックバルス＋ＣＰに対し
て位相が反転された負相クロソクバルスーＣＰを用いて
同期化されたデータを再生する。

すなわち、読み出しデータＲＡＷは、フリソプフロツプ
回路ＦＦ４のクロック端子に供給される．このフリップ
フロップ回路ＦＦ４のデータ端子Ｄは定常的にハイレベ
ル（　Ｖ　ｃｃ）が供給されいてるので、読み出しデー
タＲＡＷが到来したときにフリップフロップ回路ＦＦ４
がセットされる。このフリップフロップ回路ＦＦ４のセ
ント出力Ｑは、フリップフロップ回路ＦＦ５のデータ端
子Ｄに供給される。このフリソブフロソブ回路ＦＦ５の
クロツク端子には上記負相のクロックバルスーＣＰが供
給される。そして、フリップフロソプ回路ＦＦ５のリセ
ント出力Ｑと上記クロソクパルス一〇Ｐとを受けるノア
ゲート回路によりこれらのフリソプフロソブ回路ＦＦ４
とＦＦ５のリセント信号が形成される。

この構戊では、読み出しデータＲＡＷが到来したとき、
フリップフロソプ回路ＦＦ４がセノトされ、次に負相の
クロ・ノクパルスーＣＰに同期してフリソブフロソプ回
路ＦＦ５がセントされる。これにより、同期化データＳ
Ｄは、上記真相のクロソクバルスーＣＰに同期して立ち
上がる。そして、その立ち下がりタイミングに同期して
ノアゲート回路Ｇ２の出力信号がハイレベルにされるの
で、フリソプフロソプ回路ＦＦ４をリセットする。この
フリップフロソプ回路ＦＦ４のリセントによってフリソ
プフロンブ回路ＦＦ５は次の負相クロックバルスーＣＰ
の到来によりリセソトされる。すなわち、同期化データ
ＳＤはほソ゛負相のクロックバルスーＣＰに同期して出
力される．これにより、正相のクロックパルス＋ＣＰを
用いて読み出しデータの論理“■”／論理“Ｏ”の再生
が可能になる。

この構戒においては、位相比較回路の前段にあるパルス
発生回路○ＰＧは、単に位相比較回路をイネーブル状態
にするためにフリ．７プフロ，プ回路ＦＦＩをセソトす
るだけのパルス幅の１ショソトパルスを形或するだけで
あるで、ゲート遅延等を利用して半導体集積回路内に形
戒することができる。そして、上記のようにミスパルス
を除去する回路や、排他的論理和回路の簡素化や上記の
ような同期回路簡素化によって、半導体集積回路の回路
規模を小さくできる。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）差動トランジスタ回路の相補出力信号に対して立
ち上がり又は立ち下がりを遅延させて平衡差動形の掛算
回路を利用した排他的論理和回路に人力してエッジに同
期したパルスを生成する。この構戒では、３対の差動ト
ランジスタと抵抗及び出力トランジスタのような少ない
素子数により排他的論理和回路が構成できるから、簡単
な構成によりエッジ検出回路を得ることができるという
効果が得られる。

（２１　Ａ　Ｇ　Ｃアンプから出力される読み出し信号
から形成された全波整流出力信号と所定の基準電圧を電
圧比較回路に入力してゲートパルスを形或し、読み出し
信号の微分出力から形成されるパルス信号中から有効な
データを取り出すようにする。この構成では、ＡＧＣ回
路に用いられる全波整流出力を利用して、電圧比較回路
とゲート回路からなる極めて簡単な構威によりミスパル
スを除去する回路が構成できるから磁気記録データ再生
回路の簡素化が可能になるという効果が得られる。

（３）上記（１１のエッジ検出回路を磁気記録データ再
生回路に用いることにより、いっそうの回路の簡素化が
可能になるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、磁気記録デー
タ再生回路に用いられるエソジ検出回路は、第３図のよ
うな平衡差動回路を用いたもの他、ゲート回路の組み合
わせからなる排他的論理和回路を用いたり、エッジトリ
ガ形の単安定マルチバイプレークを利用するものであっ
てもよい。また、平衡差動回路を用いたエッジ検出回路
は、前記のようなるｆ１気記録データ再生回路の他、パ
ルス信号の信号変化タイミングに同期したパルスを生戒
するエッジ検出回路として広く利用できるものである。

この発明は、エッジ検出回路及びハード・ディスク装置
を代表とするフロッピーディスク装置や磁気テープ装置
等のような各種磁気記録データ再生回路にに広く利用で
きる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、平衡差動形の掛算回路を利用した排他的論
理和回路を用いることによって、３対の差動トランジス
タと抵抗及び出力トランジスタのような少ない素子数に
より排他的論理和回路が構成できるから簡単な構成によ
りエソジ検出回路を得ることができる。また、ＡＧＣア
ンプから出力される読み出し｛ε号から形成された全波
整流出力信号と所定の基準電圧を電圧比較回路に人力し
てゲートパルスを形戒することによって、電圧比較回路
とゲート回路からなる極めて簡単な構戊によりミスパル
スを除去することができる。

【図面の簡単な説明】

第１図は、この発明に係る磁気記録データ再生回路の一
実施例を示すブロソク図、 第２図は、その動作の一例を示す波形図、第３図は、上
記磁気記録データ再生回路に用いられる電圧比較回路と
排他的論理和回路の一実施例を示す回路図、 第４図は、その動作の一例を示す波形図、第５図は、こ
の発明が適用された読み出し再生同期回路の一実施例を
示すブロック図、第６図は、この発明に先立って考えら
れたミスパルス除去回路の一例を示すブロック図である
。 ＲＣ・・読み出しコイル、Ａ１・・ヘソドアンブ、Ａ２
・・ＡＧＣアンプ、ＬＰＦ・・ロウバスフィルタ、ＤＥ
Ｔ・・全波整流回路、ＧＣ・・利得制御回路、ＶＣＩ，
ＶＣ２・・電圧比較回路、ＥＸ・・排他的論理和回路、
ＯＰＧ・・パルス発生回路、Ｇ・・ゲート回路、ＦＦＩ
〜ＦＦ５・・フリソプフロップ回路、ＣＰＰ・・チャー
ジポンプ回路、ＤＣＡ・・直流増幅回路、ＶＣＯ・・電
圧制御型発振回路、０１〜Ｇ３・・ノアゲート回路、Ｌ
ＮＢ・・ラインバッファ、ＣＧ・・ゲートパルス発生回
路、

Claims (1)

1. 【特許請求の範囲】 １、パルス入力信号を受けるダブルエンド構成の差動ト
   ランジスタ回路と、この差動トランジスタ回路の相補出
   力信号に対して立ち上がり又は立ち下がりを遅延させる
   遅延回路と、上記遅延回路を通した相補出力信号を受け
   る平衡差動形の掛算回路を利用した排他的論理和回路と
   を含むことを特徴とするエッジ検出回路。 ２、ＡＧＣアンプから出力される読み出し信号から形成
   された全波整流出力信号と所定の基準電圧とを受ける電
   圧比較回路と、上記電圧比較出力信号をゲート制御信号
   として、上記読み出し信号の微分出力から形成されるパ
   ルス信号を有効なデータとして取り出すようにしてなる
   ことを特徴とする磁気記録データ再生回路。 ３、上記読み出し信号の微分出力に基づいたパルス信号
   を生成する回路として、特許請求の範囲第１項記載のエ
   ッジ検出回路が用いられるものであることを特徴する特
   許請求の範囲第２項記載の磁気記録データ再生回路。