JP2003068023A - ２値化信号生成回路及び２値化信号生成方法 - Google Patents

Abstract

(57)【要約】 【課題】従来の２値化回路にある帰還回路構成をなく
し、ＤＶＤ−ＲＡＭのＰＩＤ領域のような急峻なＤＣず
れを高速に補正する場合において、ループ特性による発
振の恐れを低減する。 【解決手段】情報記録媒体から読み出した情報信号から
２値化閾値に基づいて、２値化信号を生成する２値化信
号生成方法において、該２値化閾値で２値化された信号
と前記情報信号から生成されるクロックとの位相差に略
比例した値を前記２値化閾値に加算することにより、前
記位相差を低減するように２値化閾値を補正し、前記補
正された２値化閾値に基づいて、前記情報信号から２値
化信号を生成する２値化信号生成方法であって、前記位
相差に略比例した値は該値を算出するのに要する時間と
略等しい時間だけ遅延させて２値化閾値に加算する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光ディスク等の情報
記録媒体から信号を再生する装置に係わり、特にピック
アップヘッドから出力された信号を２値化する手法、回
路および該回路を具備する光学的情報再生装置に関する
ものである。

【０００２】

【従来の技術】ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、Ｄ
ＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）
といった光ディスクでは、その情報は０、１の２値によ
るデジタル（２値化）信号で記録されている。しかし、
レーザー光などを用いたピックアップヘッドより再生さ
れる信号はアナログ信号であり、このアナログ再生信号
をデジタル化するための２値化信号生成回路が必要とな
る。

【０００３】図２は従来の光ディスク再生装置のブロッ
ク図の一例である。光ピックアップ２０２より出射され
たレーザー光は光ディスク２０１で反射し、その反射光
は光ピックアップの受光器により電流信号２０３に変換
される。電流信号２０３はＩ／Ｖ変換器２０４により電
圧信号２０５に変換され、その後波形等化器２０６によ
り波形整形され、２値化信号生成回路２０７により０、
１の２値化信号に変換される。また、ＰＬＬ回路２０８
では２値化信号に同期した再生クロック信号２１１を生
成し、また２値化信号生成回路との再生クロック信号２
１０のやりとりも行う。復調器２１２では２値化信号２
０８とクロック信号２１１により復調が行われる。ま
た、復調信号２１４はコントローラ２１５に入力され、
Ｉ／Ｖ変換器、波形等化器の各ブロックの特性を設定す
る。

【０００４】次に、図３は従来の２値化信号生成回路２
０７の詳細なブロック図の一例である。入力端子３０１
から入力された信号は、レベル比較器３０２に入力され
る。レベル比較器３０２は、その＋端子の電圧が−端子
の電圧より高い場合には、ＶＨ（Ｖ）を出力し、逆に＋
端子の電圧が−端子の電圧より低い場合には、０（Ｖ）
を出力する。このようにして２値化された信号３０３
は、エッジ検出回路３０４、およびローパスフィルタ
（ＬＰＦ）３１１に入力される。ローパスフィルタの出
力３１２は、所定のＤＣ値だけ電圧レベルをシフトさせ
るレベルシフタ３１３を介して前記レベル比較器３０２
の−端子に入力される。これにより、２値化された信号
のパルスデューティーが５０％となるように２値化閾値
が制定する。

【０００５】なお、エッジ検出器３０４と位相比較器３
０６とローパスフィルタ３０７と電圧制御発振器（ＶＣ
Ｏ）３０８は、ＰＬＬ回路３１０を構成しており、エッ
ジ検出器３０４で検出した２値化された信号の立ち上が
りエッジに同期した同期再生クロック３０９を再生す
る。

【０００６】ＰＬＬ回路３１０は、エッジ検出回路出力
３０５と、ＶＣＯのクロック３０９との位相差を位相比
較器３０６で検出し、その位相差に比例した電圧をロー
パスフィルタ３０７で取り出して、ＶＣＯの発振周波数
の制御電圧を自動調整する負帰還制御回路である。

【０００７】一方、特開２０００−２４５５２１号公報
で示されているように、一定周期において再生信号パル
スのＤＳＶ(Ｄｉｇｉｔａｌ Ｓｕｍ Ｖａｌｕｅ)にずれ
が生じる場合、つまりパルスデューティーが５０％にな
らない場合、デューティーを検出して２値化閾値を制定
させることができない。この代案として、特開平１１−
３３９３９５号公報において再生信号の所定の単位時間
内におけるエンベロープを検出し、エンベロープの最大
値と最小値の１／２の値を得ることでより再生信号のデ
ューティーによらず２値化閾値を制定する方法が提案さ
れている。図４に同方法の回路ブロック図を示す。以下
の図４の動作を説明する。

【０００８】入力信号４０３は、まずＰＬＬ回路４１３
に入力され、チャネルクロックＣＬＫが生成される。ま
た信号は後述する振幅誤差検出部４１２で得られた誤差
信号４１１を減算し、信号４０５を得る。平均値検出器
４０６はピーク検出回路、ボトム検出回路、平均値検出
回路からなる。入力信号４０５は平均値検出器４０６に
入力され、ここでピーク値検出回路、ボトム値検出回路
によりそれぞれ所定の時間内のピーク値及びボトム値が
検出され、この検出結果を平均値検出回路において平均
し、平均値信号４０７を得る。

【０００９】更にこの平均値信号４０７から基準レベル
ＲＥＦＡを減算器４０８において減算した結果が増幅回
路４０９で増幅された後、ローパスフィルタ４１０によ
り帯域制限されて誤差信号４１１が生成され、この誤差
信号４１１が減算器４０４に出力される。これにより信
号４０３は、ピーク値及びボトム値の平均値が基準レベ
ルＲＥＦＡに一致するようにフィードバックループが形
成されて直流レベルが補正される。

【００１０】このようなエンベロープの検出を行う方法
で、例えば所定の時間内で発生する固定的なデューティ
ーのずれ等の影響を受けない２値化閾値の補正を行うこ
とが可能である。

【００１１】

【発明が解決しようとする課題】光ディスクからの再生
信号は、ディスクの製造過程およびマーク記録過程にお
けるピットおよびマークの非対称性からアシンメトリを
持つ場合がある。そのためデューティーが補償されない
再生信号に対して、従来例に示したエンベロープによる
２値化を行う場合、アシンメトリの影響で正しく２値化
閾値を制定することができない場合が生じる。

【００１２】これを回避する方法として、従来例で示し
たように２値化した信号と再生同期クロックとの位相差
（ジッタ）を検出して、この検出量に比例した電圧との
加算あるいは減算電圧によって、２値化閾値に帰還をか
けるようなループ回路を構成して２値化閾値を補正する
方法が提案されている。この回路では信号の帰還ループ
を構成するため、ループの発振などを考慮すると、ルー
プ応答の周波数帯域は再生信号の周波数帯域に比べ十分
低く設定することが必要となる。そのため、例えばＤＶ
Ｄ−ＲＡＭのＰＩＤ部分のような大きなＤＣずれのある
部分の引き込み等で高速な２値化閾値の補正が必要とな
る場合には上記の帰還回路の応答が間に合わず、再生時
にエラー発生量が増加することになる。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、情報記録媒体から読み出した情報信号か
ら２値化閾値に基づいて、２値化信号を生成する２値化
信号生成方法において、該２値化閾値で２値化された信
号と前記情報信号から生成されるクロックとの位相差に
略比例した値を前記２値化閾値に加算することにより、
前記位相差を低減するように２値化閾値を補正し、前記
補正された２値化閾値に基づいて、前記情報信号から２
値化信号を生成する２値化信号生成方法であって、前記
位相差に略比例した値は該値を算出するのに要する時間
と略等しい時間だけ遅延させて２値化閾値に加算するも
のである。

【００１４】また、本発明は、情報記録媒体から読み出
した情報信号から２値化閾値に基づいて、２値化信号を
生成する２値化信号生成方法において、前記情報信号か
ら生成されるクロックと、該クロックにより前記情報信
号をサンプリングして得られるデータ列と前記２値化閾
値から算出される２値化データ列の位相差に略比例した
値を前記２値化閾値に加算することにより、前記位相差
を低減するように２値化閾値を補正し、前記補正された
２値化閾値に基づいて、前記情報信号から２値化信号を
生成する２値化信号生成方法であって、前記位相差に略
比例した値は該値を算出するのに要するクロックカウン
ト数と略等しいクロックカウント数だけ遅延させて２値
化閾値に加算するものである。

【００１５】また、本発明は前記位相差に略比例した値
を情報信号とクロックより得られる位相差から線形位相
フィルタで構成される高域遮断フィルタを用いて周波数
の低域成分のみを抽出して位相差に略比例した値を生成
するものである。

【００１６】上記回路構成は、帰還回路を使用しない回
路構成であるため、２値化閾値の補正の応答帯域を高く
した場合においても２値化閾値が発振することが無い。
これにより、上記課題で示したＤＶＤ−ＲＡＭのＰＩＤ
部分のような大きなＤＣずれに対して高速応答を実現す
ることができる。

【００１７】さらに、本発明は上記において情報信号と
クロックより得られる位相差出力から線形位相フィルタ
で構成される高域遮断フィルタ、または帯域通過フィル
タを用いて周波数の低域成分、または任意の帯域のみを
抽出して位相差に略比例した値を生成するものである。
上記２値化回路において、応答帯域を制限するための低
域通過フィルタもしくは帯域通過フィルタを実現する場
合において、例えばトランスバーサルフィルタのような
線形位相フィルタ等を用いて構成することにより、前記
２値化閾値の補正回路と同様に帰還ループを用いない構
成とする。これにより、前記と同様に２値化閾値の高速
追従における２値化閾値の発振を抑えることができる。

【００１８】

【発明の実施の形態】以下、本発明の実施例について図
面を用いて説明する。なお、実施例を説明するための全
図において同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。

【００１９】本発明の第１の実施例を用いた光ディスク
再生装置の構成を図５に示す。再生信号の信号処理回路
の２値化信号生成回路２０７は、デューティー補正回路
５０２とジッタ補正回路５０４で構成される。

【００２０】同図のデューティー補正回路は、信号のデ
ューティーを検出して２値化閾値を求め、信号の２値化
を行う回路である。回路構成は従来例の図３で示した構
成と同様であり、ここでは説明を省略する。

【００２１】ジッタ補正回路は入力信号の２値化された
信号と再生同期クロックとの位相差を検出して２値化閾
値を補正する回路であり、図１に示すような回路構成を
用いる。なお、各ブロックの詳細については後述する。
入力信号６０１がまずＰＬＬ６０２によりクロック信号
６０３が生成される。また、入力信号６０１とクロック
信号６０３がジッタ検出回路６０４に入力され、入力信
号６０１とクロック信号６０３の時間的な誤差（ジッ
タ）が検出される。次にジッタ検出回路６０４から出力
された信号６０５はフィルタ６０６に入力され、帯域制
限される。遅延回路６０８は入力信号６０１がジッタ検
出回路６０４、線形位相フィルタ６０６を通過する時間
だけ信号６０１を遅延させ、信号６０９を出力する。加
算器６１０では信号６０７と信号６０９の減算を行い、
信号６１１を出力する。

【００２２】以下に各ブロックの詳細を示す。まず、ジ
ッタ検出回路６０４について、検出信号を用いて説明す
る。まず、図７では正常に２値化閾値が制定された時の
各入出力信号の例を示している。なお、例として示した
信号はクロック信号が１Ｔ周期の信号とした場合に３Ｔ
周期の信号が入力されている場合である。

【００２３】ジッタ検出回路の入力信号Ｂに対し、前段
のデューティー補正回路において正確に２値化閾値Ａが
制定されたとすると、２値化閾値Ａにより２値化された
信号Ｃはデューティーが等しく出力される。

【００２４】また、この２値化信号Ｃをクロック信号Ｄ
と同期をとると、ストローブ信号Ｅが得られる。図にお
いては、クロック信号Ｄの立ち下がりエッジで同期をと
っている。２値化信号Ｃとストローブ信号Ｅの減算によ
り得られる信号Ｆを図１のフィルタで帯域制限すること
により、ジッタ検出回路６０４での補正量が決まる。図
７では前段で２値化閾値が補正されていることから、２
値化閾値の補正量は０となる。この補正量が図１の回路
において出力信号６０５として出力される。

【００２５】次に、前段のデューティー補正回路による
２値化閾値が再生信号の正確な２値化閾値に対して誤差
を生じている場合を図８に示す。入力信号は図７同様３
Ｔ周期の信号である。入力信号Ｂに対し、２値化閾値Ａ
が図のように制定されると、２値化信号Ｃのデューティ
ーがずれて出力される。これをクロック信号Ｄで同期を
とると、図に示すストローブ信号Ｅが得られる。信号Ｆ
を図１のフィルタ６０６で帯域制限を行うと正の補正電
圧が発生する。よって、ジッタ検出信号の出力電圧６０
５は正の補正電圧となる。

【００２６】図７はジッタを用いた２値化閾値の補正動
作説明のために各ブロック間での処理遅延およびブロッ
ク間の遅延をゼロとして説明したが、実際の回路動作で
は各ブロックおよびブロック間の配線などで遅延を生
じ、その結果例えば図８の動作波形はＧに示すように位
相差信号ＦがＴだけ遅延する。そのため、再生信号の２
値化閾値の補正を行うタイミングと補正量を算出するタ
イミングにずれが生じ、正確な２値化閾値の補正が行え
なくなる。そのため、図１において２値化閾値の補正量
６０７を減算する前段に遅延回路６０８を挿入し、再生
信号６０１をＴだけ遅延させて出力させる。これによ
り、再生信号の２値化閾値の補正を行うタイミングと補
正量を算出するタイミングが一致し、正確な２値化閾値
の補正を行うことができる。

【００２７】次に、本発明の第２の実施例における再生
信号処理回路の２値化信号生成回路のジッタ補正回路を
図６に示す。入力信号６０１はまずＡ／Ｄ変換器１２０
１に入力され、後述のクロック信号６０３によりサンプ
リングされたデジタル信号１２０２が出力される。出力
された信号１２０２はＰＬＬ６０２によりクロック信号
６０３が生成され、各ブロックに供給される。

【００２８】ジッタ検出回路では、クロック信号を反転
した逆位相のクロックを作成し、ゼロクロス時を基準に
１／２周期（Ｔ／２）ずれた時間で信号を逆位相クロッ
クで同期をとり、図９に示すように２値化閾値と再生信
号の交差点近傍のサンプリングポイントでの２値化閾値
からの振幅を比較する。図ではゼロクロス時からＴ／２
前の入力信号の振幅９０１と、Ｔ／２後の信号振幅９０
２がそのサンプリングデータに相当する。これらのサン
プリングポイントで再生波形をリニア近似できる領域が
あれば、再生信号を２値化閾値で２値化した場合のエッ
ジとクロックエッジとのジッタと、前記９０１と９０２
の振幅差が略比例する。図９では振幅９０１と振幅９０
２が等しいため、それらを加算するとゼロとなり２値化
閾値は補正されない。図１０は２値化閾値が正の方向に
ずれて制定された場合である。同図において、ゼロクロ
スのＴ／２前での振幅１００１とＴ／２後の振幅１００
２との差が非ゼロとなる。これは同図のジッタΔＴを振
幅データに変換した値に相当する。

【００２９】これらの出力を後段のフィルタ６０６で帯
域制限して、減算器６１０に出力する。一方遅延回路６
０８はＡ／Ｄ変換器１２０１の出力を、ジッタ検出回路
６０４、フィルタ６０５で発生する遅延時間だけ遅延さ
せて出力する。この結果減算器６１０で演算されるデー
タ６０９と６０７の位相が等しくなり、タイミングずれ
のない２値化閾値の補正を行うことができる。

【００３０】次に本発明の第３の実施例における再生信
号処理回路の２値化回路のジッタ補正回路を図１２に示
す。同図において図１のブロックと同一機能を有するも
のは同一符号を付け、その繰り返しの説明は省略する。
同図のＰＬＬ回路１２０３はＡ／Ｄ変換器出力を入力と
したデジタルＰＬＬである。これにより、図１の回路を
すべてデジタル回路で実現でき、回路の調整その他の煩
雑さを軽減させることができる。

【００３１】次に実施例２及び３におけるフィルタ６０
６の実現の一例として、図１１に示す線形位相フィルタ
ついて説明する。この線形位相フィルタは５段タップで
所定の時間Ｔの遅延回路１１０２、１１０４、１１０
６、１１０８を持った構成回路を挙げる。この５段タッ
プの場合は遅延回路４個を用いて、時間Ｔずつ異なる信
号１１１０、１１１１、１１１２、１１１３、１１１４
が出力される。それぞれの信号は所定の重み係数を乗算
器１１１５、１１１６、１１１７、１１１８、１１１９
で得て、加算器１１２５により合成され、信号１１２６
が出力される。

【００３２】この構成のフィルタにおいて、各乗算器の
重み係数を適当に設定することにより低域通過フィル
タ、および帯域通過フィルタなど、各種のフィルタが実
現できることが知られている。図６、１２の回路のフィ
ルタブロックに本構成を用いることにより、帰還ループ
を用いることなく図６、１２の回路を構成することがで
き、図６、１２の構成とあわせて広帯域での２値化閾値
の追従を行う際の発振を無くすことができる。

【００３３】実施例１から３において、本発明のジッタ
による２値化閾値の補正回路の前段に、デューティー検
出による２値化閾値の補正回路を用いているが、前段の
２値化閾値の補正回路はこの他にも従来例で触れたエン
ベロープによる２値化閾値の補正回路など様々な２値化
閾値の補正回路が考えられ、本実施例の構成に限定され
るものではない。また、第１の実施例ではジッタの検出
にストローブ信号と再生同期クロックとの減算を用いた
が、ジッタの検出には他にもＥＯＲ回路を用いた手法な
ど様々な手法が考えられ、同実施例に限定されるもので
はない。同様に第２、第３の実施例でのジッタ検出方法
についても、同実施例に限定されるものではない。ま
た、第２、第３の実施例のフィルタ構成として５段のト
ランスバーサルフィルタを用いたが、線形位相フィルタ
としてはこの他様々な構成が考えられ、本構成に限定さ
れるものではない。

【００３４】

【発明の効果】本発明の２値化信号生成方法では、情報
記録媒体から読み出した情報信号から２値化閾値に基づ
いて、２値化信号を生成する２値化信号生成方法におい
て、該２値化閾値で２値化された信号と前記情報信号か
ら生成されるクロックとの位相差に略比例した値を前記
２値化閾値に加算することにより、前記位相差を低減す
るように２値化閾値を補正し、前記補正された２値化閾
値に基づいて、前記情報信号から２値化信号を生成する
２値化信号生成方法であって、前記位相差に略比例した
値は該値を算出するのに要する時間と略等しい時間だけ
遅延させて２値化閾値に加算することにより、従来の２
値化回路にある帰還回路構成をなくし、ＤＶＤ−ＲＡＭ
のＰＩＤ領域のような急峻なＤＣずれを高速に補正する
場合において、ループ特性による発振の恐れを低減する
ことができる。

【００３５】また、上記において、情報信号とクロック
より得られる位相差出力から線形位相フィルタにより構
成される高域遮断フィルタ、もしくは帯域通過フィルタ
を用いて周波数の低域成分、もしくは任意の帯域のみを
抽出して位相差に略比例した値を生成することにより、
本発明の２値化信号生成方法における帰還ループ構成を
完全に無くすことができ、２値化信号生成における高速
応答時の発振の恐れを低減し、２値化信号生成処理の応
答特性を任意に設定することができる。

【図面の簡単な説明】

【図１】ジッタによる２値化閾値の補正回路のブロック
図。

【図２】従来の２値化信号生成回路を示すブロック図。

【図３】従来のデューティー比を用いた２値化閾値の補
正回路ブロック図。

【図４】従来のエンベロープ検出回路ブロック図。

【図５】本発明を用いた２値化信号生成回路を示す回路
ブロック図。

【図６】本発明を用いたデジタル信号の２値化信号生成
回路を示す回路ブロック図。

【図７】２値化閾値が正確に定められた時のジッタ検出
回路における信号波形図。

【図８】２値化閾値に誤差が生じている時のジッタ検出
回路における信号波形図。

【図９】２値化閾値が正確に定められた時のデジタル信
号のジッタ検出回路における信号波形図。

【図１０】２値化閾値に誤差が生じている時のデジタル
信号のジッタ検出回路における信号波形図。

【図１１】５段タップ線形位相フィルタの回路ブロック
図。

【図１２】本発明を用いたデジタル信号の２値化信号生
成回路を示す回路ブロック図。

【符号の説明】

２０１…光ディスク、２０２…光ピックアップ、２０４
…Ｉ／Ｖ変換器、２０６…波形等化器、２０７…２値化
信号生成回路、２０９…ＰＬＬ、３１３…レベルシフ
タ、４０６…平均値検出器、４１２…振幅誤差検出部、
５０２…デューティー補正回路、５０３…ジッタ補正回
路、６０６…フィルタ、６０８…遅延回路、１１２５…
加算器、１２０３…デジタルＰＬＬ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 孝一郎 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所デジタルメディア開発本 部内 (72)発明者 勝木 学 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所デジタルメディア開発本 部内 Ｆターム(参考） 5D044 BC01 BC02 CC04 FG01 FG05 GM12 GM15 5D090 AA01 BB02 BB04 CC04 DD03 EE14

Claims (8)

【特許請求の範囲】
1. 【請求項１】 情報記録媒体から読み出した情報信号か
   ら２値化閾値に基づいて、２値化信号を生成する２値化
   信号生成方法において、 該２値化閾値で２値化された信号と前記情報信号から生
   成されるクロックとの位相差に略比例した値を前記２値
   化閾値に加算することにより、前記位相差を低減するよ
   うに２値化閾値を補正し、前記補正された２値化閾値に
   基づいて、前記情報信号から２値化信号を生成する２値
   化信号生成方法であって、 前記位相差に略比例した値を算出するのに要する時間と
   略等しい時間だけ遅延させた前記情報信号を、前記位相
   差に略比例した値を加算した２値化閾値に基づいて、２
   値化することを特徴とする２値化信号生成方法。
2. 【請求項２】 情報記録媒体から読み出した情報信号か
   ら２値化閾値に基づいて、２値化信号を生成する２値化
   信号生成方法において、 前記情報信号から生成されるクロックと、該クロックに
   より前記情報信号をサンプリングして得られるデータ列
   と前記２値化閾値から算出される２値化データ列の位相
   差に略比例した値を前記２値化閾値に加算することによ
   り、前記位相差を低減するように２値化閾値を補正し、
   前記補正された２値化閾値に基づいて、前記情報信号か
   ら２値化信号を生成する２値化信号生成方法であって、 前記位相差に略比例した値を算出するのに要するクロッ
   クカウント数と略等しいクロックカウント数だけ遅延さ
   せた前記情報信号を、前記位相差に略比例した値を加算
   した２値化閾値に基づいて、２値化することを特徴とす
   る２値化信号生成方法。
3. 【請求項３】 情報記録媒体から読み出した情報信号か
   ら２値化閾値に基づいて、２値化信号を生成する２値化
   信号生成方法において、 任意のクロックと、該クロックにより前記情報信号をサ
   ンプリングして得られるデータ列と前記２値化閾値から
   算出される２値化データ列の位相差に略比例した値を前
   記２値化閾値に加算することにより、前記位相差を低減
   するように２値化閾値を補正し、前記補正された２値化
   閾値に基づいて、前記情報信号から２値化信号を生成す
   る２値化信号生成方法であって、 前記位相差に略比例した値を算出するのに要するクロッ
   クカウント数と略等しいクロックカウント数だけ遅延さ
   せた前記情報信号を、前記位相差に略比例した値を加算
   した２値化閾値に基づいて、２値化することを特徴とす
   る２値化信号生成方法。
4. 【請求項４】 請求項１から３記載の２値化信号生成方
   法において、 情報信号とクロックより得られる位相差出力から高域遮
   断フィルタを用いて周波数の低域成分のみを抽出して位
   相差に略比例した値を生成することを特徴とする２値化
   信号生成方法。
5. 【請求項５】 請求項１から３記載の２値化信号生成方
   法において、 情報信号とクロックより得られる位相差出力から帯域通
   過フィルタを用いて周波数の任意の帯域成分のみを抽出
   して位相差に略比例した値を生成することを特徴とする
   ２値化信号生成方法。
6. 【請求項６】 請求項４、５記載の２値化信号生成方法
   において、 該方法で用いられるフィルタに線形位相フィルタを用い
   ることを特徴とする２値化信号生成方法。
7. 【請求項７】 請求項１から８のいずれか１項記載の２
   値化信号生成方法を用いたことを特徴とする２値化信号
   生成回路。
8. 【請求項８】 請求項７記載の２値化信号生成回路を具
   備した光ディスク装置、光磁気ディスク装置、磁気ディ
   スク装置、磁気テープ装置、通信装置等の情報記録媒体
   再生装置であることを特徴とする２値化信号生成回路。