JPH03296675A - 集積回路のテストモード設定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、複数の論理機能を有する半導体集積回路に
間するものである。

［従来の技術］ 第４図は複数の論理機能を有する集積回路を示すブロッ
ク図である。図において、ｌは集積回路、２は集積回路
１内にある論理機能ブロックであり、第４図に示す一例
では、８個の論理機能ブロック２が設けられている。３
ａ、３ｂ、３ｃ、３ｄは信号線、４は入出力ピン、５は
テストモード設定回路である。各論理機能ブロック２は
、各信号線３ａ〜３ｄにより、お互いの論理機能ブロッ
ク２の間、論理機能ブロック２と入出力ピン４との問、
論理機能ブロック２とテストモード設定回路５との間が
それぞれ結線されている。各論理機能ブロック２は人出
力ビン４から入力される信号を信号線３Ｃを介して受け
、また各信号線３ａ、３ｂを介して他の論理機能ブロッ
ク２と信号の送受信を行い、所定の信号を信号線３ｃを
介して入出力ピン４に出力する。入出力ピン４は、人力
ピン又は出力ピン又は双方向ピンのいずれかである。テ
ストモード設定回路５は入出力ピン４より信号を信号線
３ｃを介して受け、所定のテストモード設定信号を発生
し、このテストモード設定信号を第４図に破線で示す信
号線３ｄを介して各論理機能ブロック２に出力する。

第５図は第４図の集積回路に含まれる従来のテストモー
ド設定回路を示す図、第６図は第５図のテストモード設
定回路における各信号の真理値表を示す図である。図に
おいて、５はテストモード設定回路、６は入力信号であ
るテスト信号、７ａ。

７ｂ、７ｃは人力信号、８ａ〜８ｈは出力信号であるテ
ストモード設定信号であり、第５図に示す一例では、３
個の入力信号７ａ〜７Ｃから８個のテストモード設定信
号８ａ〜８ｈを出力するデコード回路を構成している。

また、テストモード設定信号８ａ〜８ｈはテスト信号６
が「１」の時のみ有効であり、もちろんテスト信号６の
後に反転ロジックがある場合は、テスト信号６が「０」
の時に有効となる。

次に、上記従来のテストモード設定回路を有する集積回
路の動作について説明する。各論理機能ブロック２はテ
ストモード設定回路５からの信号を信号線３ｄを介して
受けており、テストモート時においては、所定の論理機
能ブロック２のみが活性化し、入出力ビン４を介して所
定の論理機能ブロック２のみを動作させることができる
。テストモードを解除すると、テストモード設定回路５
から信号線３ｄを介して出力する信号はすべて「１」と
なって、各論理機能ブロック２は通常の動作をするよう
になり、この場合に、テストモード設定回路５から信号
線３ｄを介して出力する信号によって各論理機能ブロッ
ク２がコントロールされることがなくなる。

また、第５図に示すテスト信号６．各入力信号７ａ〜７
ｃは第４図に示す入出力ビン４を介して与えられるもの
である。また、テストモード時において、第６図に示す
真理値表の各出力信号、すなわちテストモード設定信号
８ａ〜８ｈのうちで「０」のものを、論理機能ブロック
２の各々に重複することなく結線すれば、各入力信号７
ａ〜７Ｃによって論理機能ブロック２の中の１つ、例え
ば第４図に示す場合には８個の論理機能ブロック２の中
の１つを選択することができる。

［発明が解決しようとする課題］ 上記のような従来のテストモード設定回路では、第５図
に示すような回路構成を備えており、従って、テストの
対象となる論理機能ブロック２の数が増加すれば、これ
に伴って論理機能ブロック２を選択するのに用いられる
出力信号であるテストモード設定信号８ａ〜８ｈを増設
する必要があり、そのために各人力信号７ａ〜７ｃも増
設しなければならない。この場合に、第４図の集積回路
に示す入出力ビン４の中でテストモード設定回路５に結
線するビンの数を増加させなければならず、各論理機能
ブロック２をテストするためには、通常は使用すること
のないテスト専用のビンを増設しなければならないとい
う問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、テストモードを設定するためのビンの数が論
理機能ブロックの数に影響を受けることなく、論理機能
ブロックの数が増加した場合にも、必要最小限のビンの
数でテストモードを設定することができる集積回路のテ
ストモード設定回路を得ることを目的とする。

［課題を解決するための手段］ この発明に係る集積回路のテストモード設定回路は、テ
スト信号と、ロード信号と、テストデータ信号との３個
の入力信号によって制御される回路構成を有するテスト
モード設定回路を備え、このテストモード設定回路から
テストを行うための論理機能ブロックの数に応じたテス
トモード設定信号を出力するようにしたものである。

［作用］ この発明における集積回路のテストモード設定回路は、
テスト信号によってテストモード設定回路をテスト状態
にセットし、ロード信号によってテストモード設定回路
にテストデータ信号を読み込んで、テストを行うための
論理機能ブロックの数に応じた所定のテストモード設定
信号を出力する。

［実施例コ 以下、この発明の一実施例を図について説明する。第１
図はこの発明の実施例である集積回路のテストモード設
定回路を示す図である。図において、９は人力信号であ
るテスト信号、１０は入力信号であるロード信号、１１
は入力信号であるテストデータ信号、１２ａ〜１２ｈは
出力信号であるテストモード設定信号、１３はテストモ
ード設定回路である。第１図に示すテストモード設定回
路１３は、テスト信号９によりテストモード設定信号１
２ａ〜１２ｈを有効又は無効とすることができ、また、
ロード信号１０により順次にテストデータ信号１１がテ
ストモード設定回路１３に読み込まれ、テストデータ信
号１１に応じたテストモード設定信号１２ａ〜１２ｈが
出力される。テストモード設定回路１３は、例えばシフ
トレジスタなどによって構成されるが、その機能を実現
することができれば必ずしもシフトレジスタに限定され
るものではない。

第２図は第１図のテストモード設定回路における各部の
信号を示すタイミングチャートである。

次に、上記この発明の実施例であるテストモード設定回
路の動作について説明する。−例として、テスト信号９
が「０」の時を通常モード、テスト信号９が「１」の時
をテストモードと仮定する。

テスト信号９が「０」でテスト設定時ではない時、テス
トモード設定回路１３のテストモード設定信号１２ａ〜
１２ｈは無効出力となる。

すなわち、テスト信号９が「０」の場合、テストモード
設定回路１３はリセット状態となり、他の人力信号であ
るロード信号１０．　　テストデータ信号１１の入力を
受は付けない。テスト信号９が「１」の場合、テストモ
ード設定回路１３はロード信号ＩＯによりテストデータ
信号１１を読み込むことができるようになる。第２図の
信号のタイミングチャートで示すように、ロート信号１
ｏによりテストデータ信号１１がテストモート設定回路
１３に読み込まれ、テストデータ信号１１に対応した出
力が順次にテストモード設定信号１２ａ〜１２ｈとして
出力されてゆく。第２図に示す信号のタイミングチャー
トでは、時間Ｔにおいてテストモード設定信号１２ｆの
みが有効値を出力しており、テストモード時には、テス
トモード設定信号１２ｆが接続された論理機能ブロック
２が活性化し、その機能テストを行うことができる。

第１図に示すこの発明の実施例では、テストモード設定
回路１３の出力は８個のテストモード設定信号１２ａ−
１２ｈとなっているが、その出力の数はテストが行われ
る論理機能ブロック２の数に応じて増加することも減少
することもできる。

また、第２図に示す信号のタイミングチャートでは、時
間Ｔにおいてテストモード設定信号１２ｆのみが有効と
なる一例を示しているが、テストデータ信号１１によっ
て複数個のテストモード設定信号の出力を時間Ｔにおい
て有効とすることができる。

上述したように第１図に示すこの発明の実施例であるテ
ストモード設定回路１３では、テストモード時に、複数
個の論理機能ブロック２を有効にしたい場合、又はテス
トモードの種類に応じて活性化させる論理機能ブロック
２の組み合せを変更したい場合などにおいても、容易に
対応することが可能であり、これに反して、上記第５図
に示す従来例のテストモード設定回路５では、上記のよ
うな対応は難しく回路構成が複雑になって実現が困難と
なる。

なお、上記実施例では第２図の信号のタイミングチャー
トに示すように、ロード信号１０が「ｏ」の時に、テス
トモード設定回路１３がテストデータ信号１１を読み込
み、ロード信号１０が「１」の時に、テストモード設定
信号１２ａ〜１２ｈを出力する一例について示している
が、ロード信号１０の論理は本例と異なっている場合で
も良い。

また、上記実施例ではテストデータ信号１１とテストモ
ード設定信号１２ａ〜１２ｈは正論理である場合を示し
ているが、負論理である場合でも良い。

第３図はこの発明の他の実施例である集積回路のテスト
モード設定回路を示す図である。上記第１図に示すこの
発明の実施例では、入力信号であるテスト信号９がテス
トモード設定回路１３の内部で作用する回路構成を有し
ているのに対し、第３図に示すこの発明の他の実施例で
は、テストモード設定回路１４の出力とテスト信号９と
の論理和をとることにより、テストモード設定信号１２
ａ〜１２ｈの出力を制御する回路構成を有しており、両
者は回路構成が互いに相違している。第３図に示すこの
発明の他の実施例のように、テスト信号９をテストモー
ド設定回路１４の内部ではなく、テストモード設定回路
１４の出力と論理をとる回路構成とすることが可能であ
る。

［発明の効果コ 以上のように、この発明の集積回路のテストモード設定
回路によれば、テスト信号と、ロード信号と、テストデ
ータ信号との３個の入力信号によって制御される回路構
成を有するテストモード設定回路を備え、このテストモ
ード設定回路からテストを行うための論理機能ブロック
の数に応じたテストモード設定信号を出力するように構
成したので、テストモード時に、テストすべき論理機能
ブロックの数が増加した場合にも、テストモード設定回
路に係る信号ピンの数を低減することができ、また、テ
ストモード時に活性化させる論理機能ブロックの種々の
組み合わせを容易に設定することが可能であるなどの優
れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の実施例である集積回路のテストモー
ド設定回路を示す図、第２図は第１図のテストモード設
定回路における各部の信号を示すタイミングチャート、
第３図はこの発明の他の実施例である集積回路のテスト
モード設定回路を示す図、第４図は複数の論理機能を有
する集積回路を示すブロック図、第５図は第４図の集積
回路に含まれる従来のテストモード設定回路を示す図、
第６図は第５図のテストモード設定回路における各信号
の真理値表を示す図である。 図において、１・・・集積回路、２・・・論理機能ブロ
ック、３ａ〜３ｄ・・・信号線、４・・・人出力ビン、
５゜１３．１４・・・テストモート設定回路、６．９・
・・テスト信号、７ａ〜７ｃ・・・入力信号、８ａ〜８
ｈ。 １２ａ〜１２ｈ・・・テストモード設定信号、１０・・
・ロード信号、１１・・・テストデータ信号　である。 なお、図中、同一符号は同一　又は相当部分を示す。 第１図

Claims (1)

【特許請求の範囲】
1. 　複数の論理機能を実現する回路を有する集積回路で、
   各論理機能の機能確認を行うための機能確認テスト時に
   、上記各論理機能を個別に活性化するための信号を発生
   するテストモード設定回路において、このテストモード
   設定回路をテスト状態にセットするテスト信号と、ロー
   ド信号と、このロード信号によって上記テストモード設
   定回路に読み込まれ、上記各論理機能に対応するテスト
   モード設定信号の出力を制御するテストデータ信号との
   ３個の入力信号によって制御される回路構成を備えたこ
   とを特徴とする集積回路のテストモード設定回路。