JPH03263874A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法Info
- Publication number
- JPH03263874A JPH03263874A JP2063249A JP6324990A JPH03263874A JP H03263874 A JPH03263874 A JP H03263874A JP 2063249 A JP2063249 A JP 2063249A JP 6324990 A JP6324990 A JP 6324990A JP H03263874 A JPH03263874 A JP H03263874A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- protective film
- mnos
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000003860 storage Methods 0.000 title description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 24
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 2
- 125000004429 atom Chemical group 0.000 abstract 2
- 230000009545 invasion Effects 0.000 abstract 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Ｍ Ｎ ＯＳ （Ｍｅｔａｌ−Ｎｉｔｒｉｄ
ｅ−ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ ）型の不
揮発性の半導体記憶装置およびその製造方法に関する。
ｅ−ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ ）型の不
揮発性の半導体記憶装置およびその製造方法に関する。
従来の技術
電気的書換えが可能なＥＥＦＲＯＭ （Ｅｌｅｃｔｒｉ
ｃａｌｌｙＥｒａｓａｂｉｅ ａｎｄ Ｐｒｏｇｒａｍ
ａｂｌｅ ＲＯＭ）の一つとして、半導体基板上に極め
て薄い酸化シリコン膜と窒化シリコン膜を成長させ、ゲ
ート絶縁膜を形成し、その上にゲート電極を形成したＭ
ＮＯＳ構造の半導体記憶装置が知られている。
ｃａｌｌｙＥｒａｓａｂｉｅ ａｎｄ Ｐｒｏｇｒａｍ
ａｂｌｅ ＲＯＭ）の一つとして、半導体基板上に極め
て薄い酸化シリコン膜と窒化シリコン膜を成長させ、ゲ
ート絶縁膜を形成し、その上にゲート電極を形成したＭ
ＮＯＳ構造の半導体記憶装置が知られている。
以下、その構成について第３図を参照しながら説明する
。図に示すように、Ｐ型シリコン基板２１の表面から内
部にかけてソース領域２２とドレイン領域２３が形成さ
れ、ソース領域２２とドレイン領域２３にはさまれたＰ
型シリコン基板２１のチャネル領域上に、極めて薄い酸
化シリコン膜２４、窒化シリコン膜２５、ポリシリコン
膜よりなるゲート電極２６が順次積層され、全面に酸化
シリコン膜２７を保護膜として形成した後、ソースおよ
びドレインの所定の部分にアルミニウム電極２８を形成
させた構造となっている。
。図に示すように、Ｐ型シリコン基板２１の表面から内
部にかけてソース領域２２とドレイン領域２３が形成さ
れ、ソース領域２２とドレイン領域２３にはさまれたＰ
型シリコン基板２１のチャネル領域上に、極めて薄い酸
化シリコン膜２４、窒化シリコン膜２５、ポリシリコン
膜よりなるゲート電極２６が順次積層され、全面に酸化
シリコン膜２７を保護膜として形成した後、ソースおよ
びドレインの所定の部分にアルミニウム電極２８を形成
させた構造となっている。
従来、上記ＭＮＯＳ型トランジスタの製造においては、
ポリシリコンゲート電極２６の形成工程や、不純物イオ
ン注入後の熱拡散工程などにおける高い温度による熱処
理により、ＭＮＯＳ型トランジスタのゲート絶縁膜であ
る窒化シリコン膜も高い温度による熱処理を受ける。ゲ
ート絶縁膜である窒化シリコン膜２５は、その形成時の
温度以上の高い温度にさらされると、不揮発性半導体記
憶装置の重要な特性の一つである記憶保持特性が著しく
劣化することが知られている。従来、前述のような記憶
保持特性の劣化を防止する方法の一つとして、ＭＮＯ５
型トランジスタを有する半導体記憶装置を高温度の水素
雰囲気中で熱処理する方法が知られている。
ポリシリコンゲート電極２６の形成工程や、不純物イオ
ン注入後の熱拡散工程などにおける高い温度による熱処
理により、ＭＮＯＳ型トランジスタのゲート絶縁膜であ
る窒化シリコン膜も高い温度による熱処理を受ける。ゲ
ート絶縁膜である窒化シリコン膜２５は、その形成時の
温度以上の高い温度にさらされると、不揮発性半導体記
憶装置の重要な特性の一つである記憶保持特性が著しく
劣化することが知られている。従来、前述のような記憶
保持特性の劣化を防止する方法の一つとして、ＭＮＯ５
型トランジスタを有する半導体記憶装置を高温度の水素
雰囲気中で熱処理する方法が知られている。
発明が解決しようとする課題
半導体基板上にＭＮＯＳ型トランジスタを製造する場合
、ＭＮＯＳ型トランジスタの電気的制御のために、同一
半導体基板上に通常のＭＯＳ型トランジスタを製造する
が、前述のような従来の製造方法および構造によれば高
温での水素雰囲気中の熱処理を施すことで、通常のＭＯ
Ｓ型トランジスタの酸化シリコン膜よりなるゲート絶縁
膜を劣化させたり、ゲート絶縁膜中に水素原子が進入し
、ホットエレクトロン効果を高めるなど信頼性の低下を
招くという問題を有していた。
、ＭＮＯＳ型トランジスタの電気的制御のために、同一
半導体基板上に通常のＭＯＳ型トランジスタを製造する
が、前述のような従来の製造方法および構造によれば高
温での水素雰囲気中の熱処理を施すことで、通常のＭＯ
Ｓ型トランジスタの酸化シリコン膜よりなるゲート絶縁
膜を劣化させたり、ゲート絶縁膜中に水素原子が進入し
、ホットエレクトロン効果を高めるなど信頼性の低下を
招くという問題を有していた。
本発明は上記課題を解決するもので、ＭＮＯＳ型トラン
ジスタの記憶保持特性を向上させるとともに、ＭＮＯＳ
型トランジスタと同一半導体基板上に形成された通常の
Ｍ ＯＳ型トランジスタへの水素原子の拡散による信頼
性の低下を防止することのできる半導体記憶装置および
その製造方法を提供することを目的としている。
ジスタの記憶保持特性を向上させるとともに、ＭＮＯＳ
型トランジスタと同一半導体基板上に形成された通常の
Ｍ ＯＳ型トランジスタへの水素原子の拡散による信頼
性の低下を防止することのできる半導体記憶装置および
その製造方法を提供することを目的としている。
課題を解決するための手段
本発明は上記目的を達成するために、一導電型半導体基
板の表面にソース領域、ドレイン領域。
板の表面にソース領域、ドレイン領域。
ゲート絶縁膜およびゲート電極を有するＭＮＯＳ型トラ
ンジスタと、そのＭＮＯＳ型トランジスタを電気的に制
御するＭＯＳ型トランジスタを設けた半導体記憶装置に
おいて、前述のＭＯＳ型トランジスタの上部のみに水素
原子の拡散による進入を阻止できる保護膜と、その保護
膜の上部を含む全面に水素原子の拡散が容易である保護
膜を有する構造にしたものである。
ンジスタと、そのＭＮＯＳ型トランジスタを電気的に制
御するＭＯＳ型トランジスタを設けた半導体記憶装置に
おいて、前述のＭＯＳ型トランジスタの上部のみに水素
原子の拡散による進入を阻止できる保護膜と、その保護
膜の上部を含む全面に水素原子の拡散が容易である保護
膜を有する構造にしたものである。
作用
本発明は上記した構成により、ＭＯＳ型トランジスタの
上部には、水素原子阻止用保護膜を形成しているめで、
水素処理を行っても、ゲート絶縁膜中のトラップ密度の
増加が起こらない。これはホットキャリア効果をおさえ
ることおよび長寿命化につながる。
上部には、水素原子阻止用保護膜を形成しているめで、
水素処理を行っても、ゲート絶縁膜中のトラップ密度の
増加が起こらない。これはホットキャリア効果をおさえ
ることおよび長寿命化につながる。
またＭＮＯ５型トランジスタの上部には、水素原子の拡
散が容易な保護膜のみ被覆されているので、水素処理を
行った場合、酸化シリコン膜と窒化シリコン膜との界面
準位が減少し、熱的励起による蓄積電荷の放出が阻止で
き、記憶保持特性の回復につながる。
散が容易な保護膜のみ被覆されているので、水素処理を
行った場合、酸化シリコン膜と窒化シリコン膜との界面
準位が減少し、熱的励起による蓄積電荷の放出が阻止で
き、記憶保持特性の回復につながる。
実施例
以下、本発明の一実施例について第１図を参照しながら
説明する。
説明する。
第１図（ａ）に示すように、Ｐ型シリコン基板１上に選
択酸化法により、厚い酸化シリコン膜２を選択的に形成
させる。本実施例では、厚い酸化シリコン膜２の膜厚を
約５０００Ａとした。その後、Ｐ型シリコン基板１の表
面を通常の熱酸化法により、厚さ約２５ＯＡの酸化シリ
コン膜３ａを形成する。次にその酸化シリコン膜３ａ上
にリンをドープ（約３ Ｘ １０２０ｃｍ ’） した
ポリシリコン膜４ａを気相成長法により約４０００Ａ成
長させ、フォトエツチング技術により、同図（ｂ）に示
すようにＭＯ３型トランジスタのゲート絶縁膜３ｂとゲ
ート電極４ｂを形成する。
択酸化法により、厚い酸化シリコン膜２を選択的に形成
させる。本実施例では、厚い酸化シリコン膜２の膜厚を
約５０００Ａとした。その後、Ｐ型シリコン基板１の表
面を通常の熱酸化法により、厚さ約２５ＯＡの酸化シリ
コン膜３ａを形成する。次にその酸化シリコン膜３ａ上
にリンをドープ（約３ Ｘ １０２０ｃｍ ’） した
ポリシリコン膜４ａを気相成長法により約４０００Ａ成
長させ、フォトエツチング技術により、同図（ｂ）に示
すようにＭＯ３型トランジスタのゲート絶縁膜３ｂとゲ
ート電極４ｂを形成する。
次に同図（Ｃ）に示すように、Ｐ型シリコン基板１上に
通常の熱酸化法により、ゲー［・絶縁膜３ｂよりも膜厚
の薄い酸化シリコン膜５ａを形成する。
通常の熱酸化法により、ゲー［・絶縁膜３ｂよりも膜厚
の薄い酸化シリコン膜５ａを形成する。
その酸化シリコン膜５ａの厚さは、Ｐ型シリコン基板１
から電荷がトンネリングできる程度の厚さにする必要が
あり、本実施例では膜厚を約２０Ａ程度とした。次に薄
い酸化シリコン膜５ａの上に、ジクロルシラン（Ｓ ｉ
Ｈ２Ｃｅ ２）とアンモニア（ＮＨ３）との反応によ
る気相成長法により窒化シリコン膜６ａを膜厚が約２５
０Ａ程度となるように成長させた。その後、窒化シリコ
ン膜６ａの上に、リンをドープ〈約３×１０２０ｃｍ−
３〉シたポリシリコン膜７ａを気相成長法により約４０
００Ａ成長させた後、同図（ｄ）に示すように、フォト
エツチング技術によりＭＮＯＳ型トランジスタのゲート
電極７ｂとゲート絶縁膜となる窒化シリコン膜６ｂおよ
び膜厚の薄い酸化シリコン膜５ｂを形成する。
から電荷がトンネリングできる程度の厚さにする必要が
あり、本実施例では膜厚を約２０Ａ程度とした。次に薄
い酸化シリコン膜５ａの上に、ジクロルシラン（Ｓ ｉ
Ｈ２Ｃｅ ２）とアンモニア（ＮＨ３）との反応によ
る気相成長法により窒化シリコン膜６ａを膜厚が約２５
０Ａ程度となるように成長させた。その後、窒化シリコ
ン膜６ａの上に、リンをドープ〈約３×１０２０ｃｍ−
３〉シたポリシリコン膜７ａを気相成長法により約４０
００Ａ成長させた後、同図（ｄ）に示すように、フォト
エツチング技術によりＭＮＯＳ型トランジスタのゲート
電極７ｂとゲート絶縁膜となる窒化シリコン膜６ｂおよ
び膜厚の薄い酸化シリコン膜５ｂを形成する。
次にイオン注入法により、ＭＯＳ型トランジスタのソー
ス領域８とドレイン領域９およびＭＮＯＳ型トランジス
タのソース領域１０とドレイン領域１１を形成する。本
実施例では、ソース領域およびドレイン領域のリン濃度
が、２ Ｘ １０ ”０１１１−２となるようにした。
ス領域８とドレイン領域９およびＭＮＯＳ型トランジス
タのソース領域１０とドレイン領域１１を形成する。本
実施例では、ソース領域およびドレイン領域のリン濃度
が、２ Ｘ １０ ”０１１１−２となるようにした。
次に同図（ｅ）に示すように水素の拡散を阻止できる膜
としてジクロルシラン（Ｓ ｉ Ｈ２Ｃｅ２＞とアンモ
ニア（ＮＨ３）との反応による気相成長法により、窒化
シリコン膜１２を、通常のＭＯＳ型トランジスタの上部
のみに膜厚が約１０００Ａとなるように選択的に形成す
る。その後、水素が容易に拡散できる膜として酸化シリ
コン膜１３を膜厚が約８０００Ａとなるように全面に形
成する。次に水素雰囲気中で熱処理を行った。本実施例
では、９００℃の温度で２０分間熱処理を行った。
としてジクロルシラン（Ｓ ｉ Ｈ２Ｃｅ２＞とアンモ
ニア（ＮＨ３）との反応による気相成長法により、窒化
シリコン膜１２を、通常のＭＯＳ型トランジスタの上部
のみに膜厚が約１０００Ａとなるように選択的に形成す
る。その後、水素が容易に拡散できる膜として酸化シリ
コン膜１３を膜厚が約８０００Ａとなるように全面に形
成する。次に水素雰囲気中で熱処理を行った。本実施例
では、９００℃の温度で２０分間熱処理を行った。
その後、同図（ｆ）に示すようにソース領域およびドレ
イン領域をフォトエツチング技術で部分的に開孔し、ア
ルミニウム電極１４を形成する。
イン領域をフォトエツチング技術で部分的に開孔し、ア
ルミニウム電極１４を形成する。
次に他の実施例について第２図を参照しながら説明する
。すなわち第１図（Ｃ）におけるＭＮＯＳ型トランジス
タの窒化シリコン膜６ａまでは前述の実施例と同しであ
り、その窒化シリコン膜６ａ上を９００℃の水蒸気雰囲
気中で約４０分間酸化して酸化シリコン膜を約３０Ａ程
度形成する。その後、リンをドープ（約３ Ｘ １０２
０ｃｍ−３） したポリシリコン膜７ａを約４０００Ａ
形成し、フォトエツチング技術により、第２図に示すよ
うにＭＮＯＳ型トランジスタのゲート電極７ｂ、ゲート
絶縁膜となる酸化シリコン膜１５、窒化シリコン膜６ｂ
および膜厚が薄い酸化シリコン膜５ｂを形成する。その
後の工程および構成は前述の実施例と同じである。ここ
で新しく設けた酸化シリコン膜１５は、窒化シリコン膜
６ｂ内に蓄積された電荷がゲート電極７ｂにリークする
のを防ぐ役目を果し、ＭＮＯＳ型トランジスタの記憶保
持特性を向上させる。本実施例では、水素原子の拡散を
阻止できる保護膜として窒化シリコン膜を用いたが、水
素原子の拡散を阻止し得る保護膜であれば窒化シリコン
膜以外の膜でもよいことはいうまでもない。
。すなわち第１図（Ｃ）におけるＭＮＯＳ型トランジス
タの窒化シリコン膜６ａまでは前述の実施例と同しであ
り、その窒化シリコン膜６ａ上を９００℃の水蒸気雰囲
気中で約４０分間酸化して酸化シリコン膜を約３０Ａ程
度形成する。その後、リンをドープ（約３ Ｘ １０２
０ｃｍ−３） したポリシリコン膜７ａを約４０００Ａ
形成し、フォトエツチング技術により、第２図に示すよ
うにＭＮＯＳ型トランジスタのゲート電極７ｂ、ゲート
絶縁膜となる酸化シリコン膜１５、窒化シリコン膜６ｂ
および膜厚が薄い酸化シリコン膜５ｂを形成する。その
後の工程および構成は前述の実施例と同じである。ここ
で新しく設けた酸化シリコン膜１５は、窒化シリコン膜
６ｂ内に蓄積された電荷がゲート電極７ｂにリークする
のを防ぐ役目を果し、ＭＮＯＳ型トランジスタの記憶保
持特性を向上させる。本実施例では、水素原子の拡散を
阻止できる保護膜として窒化シリコン膜を用いたが、水
素原子の拡散を阻止し得る保護膜であれば窒化シリコン
膜以外の膜でもよいことはいうまでもない。
また前述の二つの実施例では、ｎチャンネルＳｉゲート
プロセスについてのみ説明したが、ｐチャンネル−８ｉ
ゲートプロセス、ＣＭＯ３−８ｉゲートプロセスにおい
ても同様の効果が得られることはいうまでもない。
プロセスについてのみ説明したが、ｐチャンネル−８ｉ
ゲートプロセス、ＣＭＯ３−８ｉゲートプロセスにおい
ても同様の効果が得られることはいうまでもない。
発明の効果
以上の実施例から明らかなように本発明は、一導電型半
導体基板の表面にソース領域、ドレイン領域、ゲート絶
縁膜およびゲート電極を有するＭＮＯＳ型トランジスタ
と、そのＭＮＯＳ型トランジスタを電気的に制御するＭ
Ｏ３型トランジスタを設けた半導体記憶装置において、
前述のＭＯ３型トランジスタの上部のみに水素原子の拡
散による進入を阻止できる保護膜と、その保護膜の上部
を含む全面に水素原子の拡散が容易である保護膜を有す
る構造にしたものであるから、水素処理を行っても、Ｍ
Ｏ３型トランジスタの信頼性を低下させることなく、Ｍ
ＮＯＳ型半導体記憶装置の記憶保持特性の向上を同時に
でき、同一半導体基板上に、ＭＯＳ型トランジスタとＭ
ＮＯＳ型トランジスタを設けた高信頼性のある半導体記
憶装置を提供できる。
導体基板の表面にソース領域、ドレイン領域、ゲート絶
縁膜およびゲート電極を有するＭＮＯＳ型トランジスタ
と、そのＭＮＯＳ型トランジスタを電気的に制御するＭ
Ｏ３型トランジスタを設けた半導体記憶装置において、
前述のＭＯ３型トランジスタの上部のみに水素原子の拡
散による進入を阻止できる保護膜と、その保護膜の上部
を含む全面に水素原子の拡散が容易である保護膜を有す
る構造にしたものであるから、水素処理を行っても、Ｍ
Ｏ３型トランジスタの信頼性を低下させることなく、Ｍ
ＮＯＳ型半導体記憶装置の記憶保持特性の向上を同時に
でき、同一半導体基板上に、ＭＯＳ型トランジスタとＭ
ＮＯＳ型トランジスタを設けた高信頼性のある半導体記
憶装置を提供できる。
第１図（ａ）〜（ｆ）は本発明の一実施例の半導体記憶
装置の製造方法を説明するための工程順断面図、第２図
は他の実施例の半導体記憶装置の断面図、第３図は従来
の半導体記憶装置におけるＭＮＯＳ型トランジスタの断
面図である。 １・・・・・・Ｐ型シリコン基板（半導体基板）、５ｂ
・・・・・・膜厚の薄い酸化シリコン膜、６ｂ・・・・
・・窒化シリコン膜、７ｂ・・・・・・ゲート電極、１
０・・・・・・ソース領域、１１・・・・・・ドレイン
領域、１２・・・・・・窒化シリコン膜（水素原子阻止
用保護膜）、１３・・・・・・酸化シリコン膜（水素原
子拡散型保護膜）。
装置の製造方法を説明するための工程順断面図、第２図
は他の実施例の半導体記憶装置の断面図、第３図は従来
の半導体記憶装置におけるＭＮＯＳ型トランジスタの断
面図である。 １・・・・・・Ｐ型シリコン基板（半導体基板）、５ｂ
・・・・・・膜厚の薄い酸化シリコン膜、６ｂ・・・・
・・窒化シリコン膜、７ｂ・・・・・・ゲート電極、１
０・・・・・・ソース領域、１１・・・・・・ドレイン
領域、１２・・・・・・窒化シリコン膜（水素原子阻止
用保護膜）、１３・・・・・・酸化シリコン膜（水素原
子拡散型保護膜）。
Claims (3)
- （１）一導電型半導体基板の表面にソース領域、ドレイ
ン領域、ゲート絶縁膜およびゲート電極を有するＭＮＯ
Ｓ型トランジスタと、そのＭＮＯＳ型トランジスタを電
気的に制御するＭＯＳ型トランジスタを設けた半導体記
憶装置において、前記ＭＯＳ型トランジスタの上部のみ
に水素原子の拡散による進入を阻止できる保護膜と、そ
の保護膜の上部を含む全面に水素原子の拡散が容易であ
る保護膜を有する半導体記憶装置。 - （２）ＭＮＯＳ型トランジスタのゲート絶縁膜が酸化シ
リコン膜、窒化シリコン膜および酸化シリコン膜の３層
構造である請求項１記載の半導体記憶装置。 - （３）一導電型半導体基板の表面にＭＮＯＳ型トランジ
スタとそのＭＮＯＳ型トランジスタを電気的に制御する
ＭＯＳ型トランジスタのソース領域、ドレイン領域、ゲ
ート絶縁膜およびゲート電極を形成する工程と、前記Ｍ
ＯＳ型トランジスタの上部のみに水素原子の拡散による
進入を阻止できる保護膜を形成する工程と、その保護膜
の上部を含む全面に水素原子の拡散が容易である保護膜
を形成する工程と、前記一導電型半導体基板の表面を水
素雰囲気中で熱処理する工程とを有する半導体記憶装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2063249A JPH03263874A (ja) | 1990-03-14 | 1990-03-14 | 半導体記憶装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2063249A JPH03263874A (ja) | 1990-03-14 | 1990-03-14 | 半導体記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263874A true JPH03263874A (ja) | 1991-11-25 |
Family
ID=13223787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2063249A Pending JPH03263874A (ja) | 1990-03-14 | 1990-03-14 | 半導体記憶装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263874A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093979A (ja) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2003071606A1 (fr) * | 2002-02-21 | 2003-08-28 | Matsushita Electric Industrial Co., Ltd. | Memoire a semi-conducteurs et son procede de fabrication |
| JP2005045012A (ja) * | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-03-14 JP JP2063249A patent/JPH03263874A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093979A (ja) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2003071606A1 (fr) * | 2002-02-21 | 2003-08-28 | Matsushita Electric Industrial Co., Ltd. | Memoire a semi-conducteurs et son procede de fabrication |
| US6940152B2 (en) | 2002-02-21 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor storage device and its manufacturing method |
| CN100367517C (zh) * | 2002-02-21 | 2008-02-06 | 松下电器产业株式会社 | 半导体存储装置及其制造方法 |
| JP2005045012A (ja) * | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4545401B2 (ja) * | 2003-07-22 | 2010-09-15 | パナソニック株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567789A (ja) | 不揮発性記憶装置及びその製造方法 | |
| JP3319721B2 (ja) | 半導体装置の製造方法 | |
| JP2001007325A (ja) | 電界効果型トランジスタ | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03263874A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH04116869A (ja) | 半導体素子およびその製造方法 | |
| JPH0555262A (ja) | 縦型ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH05283687A (ja) | 半導体素子の製造方法 | |
| US7005393B2 (en) | Method of fabricating a semiconductor device containing nitrogen in an oxide film | |
| JP3756222B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2623902B2 (ja) | 半導体装置とその製造方法 | |
| JP3272007B2 (ja) | 電荷トラップ膜の製造方法 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| US6943125B2 (en) | Method for manufacturing semiconductor device | |
| JP2000232170A (ja) | 半導体装置およびその製造方法 | |
| JPH04320378A (ja) | メモリトランジスタ | |
| JPH04124834A (ja) | 半導体装置及びその製造方法 | |
| JPH05267328A (ja) | 半導体装置の製造方法 | |
| KR20000001261A (ko) | 이피롬 셀 형성방법 | |
| JPH1065152A (ja) | 半導体装置の製造方法 | |
| JP2001250945A (ja) | 半導体装置及びその製造方法 | |
| JPH104189A (ja) | 非一様電界効果トランジスタの製造方法 | |
| JPH03227069A (ja) | 半導体記憶装置の製造方法 | |
| JPH1167941A (ja) | 不揮発性半導体記憶装置及びその製造方法 |