JPH104189A - 非一様電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート酸化膜の信頼性およびホットキャリア
耐性が高く、ショートチャネル効果を抑制するトランジ
スタを提供する。 【解決手段】 基板５０のソース領域２およびドレイン
領域３を結ぶチャネル領域上に、ゲート酸化膜２８とゲ
ート電極になるポリシリコン１とが順に配置されてい
る。ポリシリコン１の不純物の濃度は、ソース領域２ま
たはドレイン領域３に近い端部１ａにおいて低く、中央
部において高くなっている。この非一様な不純物の濃度
によってポリシリコン１の端部１ａにおいては空乏化が
可能となり、端部１ａは中央部よりもキャリアの濃度が
低くなる。これによって、ポリシリコン１に電圧が印加
された際に、ゲート酸化膜２８の端部２８ａおよびこれ
の下方に存在するチャネル端部５０ａにおける実効電界
が弱まる。これは、チャネル領域の電界を非一様に制御
することが可能になることを意味する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果トランジ
スタの構造およびその製造方法に関する。

【０００２】

【従来の技術】図１７は、従来技術に従う、電界効果ト
ランジスタであるＭＯＳＦＥＴの構造を示す図である。
ソース領域２およびドレイン領域３が形成された基板５
０上に、順にゲート酸化膜２８およびポリシリコン１０
０が形成されている。ポリシリコン１００中の不純物の
濃度は一様である。

【０００３】

【発明が解決しようとする課題】ＭＯＳＦＥＴの動作時
には、ポリシリコン１００の不純物の濃度が一様である
ために、ゲート酸化膜２８に一様に電圧が印加される。
また、ソース領域２およびドレイン領域３のうちのいず
れか一方には、他方よりも高い電圧が印加される。これ
らによって、ゲート酸化膜２８は自身の端部２８ａのう
ちの一方における電界が自身の中央部における電界より
も大きくなり端部２８ａが劣化されてしまい、ＭＯＳＦ
ＥＴの信頼性が損なわれるという問題点があった。

【０００４】また、チャネル領域のうち、ソース領域２
およびドレイン領域３のそれぞれ近傍であるソース端お
よびドレイン端のうちのいずれか（通常はドレイン端で
ある）における電界が大きくなり、ホットキャリアが多
数発生した。ゲート酸化膜２８内にこのホットキャリア
が侵入して蓄積され、しきい値電圧の変動や相互コンダ
クタンス（ゲート電圧に対するソース・ドレイン電流特
性）の劣化などが起こった。これらによって、ＭＯＳＦ
ＥＴを動作させた際にＭＯＳＦＥＴの特性が経時的に劣
化するという問題点があった。

【０００５】本発明は以上の問題点に鑑み、ゲート酸化
膜の信頼性およびホットキャリア耐性が高い非一様電界
効果トランジスタの製造方法を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】請求項１に記載の非一様
電界効果トランジスタの製造方法は、（a）絶縁膜と、
第１の方向に一様に分布する第１の不純物によって第１
の導電型となっている半導体層とが順に前記第１の方向
に交差する第２の方向に積層され、キャリアを供給する
第１の不純物拡散層と該キャリアを受け取る第２の不純
物拡散層とが形成された基板を準備する工程と、（b）
前記半導体層が前記第１の導電型のままで、前記第１の
不純物によって与えられるキャリアの濃度が、該半導体
層のうち少なくとも、前記第１の方向における前記第２
の不純物拡散層側の端部において、中央部よりも低くな
るようにする工程とを備える。

【０００７】請求項２に記載の非一様電界効果トランジ
スタの製造方法は、請求項１に記載の非一様電界効果ト
ランジスタの製造方法であって、上記工程（b）は、（b
-1）不純物が拡散しない膜を上記半導体層上に形成する
工程と、（b-2）前記半導体層の表面のうち露出されて
いる部分に接触するように、上記第１の不純物の濃度が
前記半導体層よりも低い半導体膜を堆積させる工程と、
（b-3）前記半導体層および前記半導体膜を加熱する工
程とを備える。

【０００８】請求項３に記載の非一様電界効果トランジ
スタの製造方法は、請求項２に記載の非一様電界効果ト
ランジスタの製造方法であって、上記半導体膜は、上記
第１の導電型とは異なる第２の導電型を与える第２の不
純物を含む。

【０００９】請求項４に記載の非一様電界効果トランジ
スタの製造方法は、請求項１に記載の非一様電界効果ト
ランジスタの製造方法であって、上記工程（b）は、（b
-1）上記半導体層上に、これの上面の中央部を露出させ
る開口を有する膜を形成する工程と、（b-2）前記膜に
よる阻止を行いつつ、前記開口から前記半導体層へと上
記第１の導電型を与える不純物を打ち込む工程とを備え
る。

【００１０】請求項５に記載の非一様電界効果トランジ
スタの製造方法は、請求項１に記載の非一様電界効果ト
ランジスタの製造方法であって、上記工程（b）は、（b
-1）上記半導体層上に、不純物が突き抜けない膜を形成
する工程と、（b-2）上記第１の方向に対して斜めに、
該基板の上方から該半導体層へと上記第１の導電型とは
異なる第２の導電型を与える第２の不純物を打ち込み、
該半導体層の表面近傍に該第２の不純物を留まらせる工
程と（b-3）熱によって前記第２の不純物を拡散させる
工程とを備える。

【００１１】請求項６に記載の非一様電界効果トランジ
スタの製造方法は、キャリアをそれぞれ供給および受け
取る第１および第２の不純物拡散層が形成された基板上
方に絶縁膜を挟んで配置された半導体層の一部に存在す
る不純物を、該半導体層の内部において拡散させるトラ
ンジスタの製造方法において、前記半導体層のうち、少
なくとも前記第２の不純物拡散層側の端部に欠陥を形成
し、この後に前記不純物を拡散させる。

【００１２】

【発明の実施の形態】

実施の形態１．本実施の形態においては、絶縁膜の端部
における実効電界を弱め、絶縁膜の寿命およびホットキ
ャリア耐性が高い構造を有するトランジスタについて開
示を行う。従来技術と同一の構成、構造には同一の参照
符号を付す。

【００１３】図１は、本実施の形態に従うＭＯＳＦＥＴ
の構造を例示する断面図である。同図に示されるよう
に、基板５０のうち、これにそれぞれ形成されたソース
領域２およびドレイン領域３を結ぶチャネル領域上方
に、不純物を含むポリシリコン１が配置されている。ポ
リシリコン１と基板５０とは、これらの間に挟まれたゲ
ート酸化膜２８によって電気的に絶縁されている。ポリ
シリコン１はＭＯＳＦＥＴのゲート電極となる。従来の
ＭＯＳＦＥＴと本実施の形態のＭＯＳＦＥＴとは、ゲー
ト電極となるポリシリコン１００，１中の不純物の濃度
の一様さにその違いがある。このことが本実施の形態の
ＭＯＳＦＥＴの特徴となっている。

【００１４】ポリシリコン１中における不純物の濃度
は、ソース領域２およびドレイン領域３にそれぞれ近
い、チャネル方向における両側の端部１ａにおいて低
く、中央部において高くなっている。この非一様な不純
物の濃度によって、ポリシリコン１の端部１ａにおいて
は空乏化が可能となっている。換言すると、端部１ａは
中央部よりもキャリアの濃度が低くなり得る。

【００１５】ポリシリコン１の不純物の濃度について具
体的な数値を示す。図１に示される本実施の形態のＭＯ
ＳＦＥＴにおいては、中央部の不純物の濃度はポリシリ
コン１００と同様であり１０²¹／ｃｍ³程度あるいはそ
れ以上に設定される。一方、端部１ａの不純物の濃度は
１０¹⁹／ｃｍ³程度に設定され、通常の使用条件下で空
乏化が生じる。

【００１６】ポリシリコン１中の非一様な不純物の濃度
によって、ゲート酸化膜２８の端部２８ａおよびこれの
下方に存在する、チャネル領域のチャネル端部５０ａに
おける実効電界が弱まる。これによって、ゲート酸化膜
２８の寿命およびホットキャリア耐性が従来よりも向上
され、またチャネル領域の電界をゲート電極たるポリシ
リコン１によって非一様に制御することが可能となる。
さらに、チャネル領域の状態に影響を与える、ゲートの
電圧による電界とドレイン領域３の電圧による電界とが
重なることによって形成される電界が、チャネル端部５
０ａにおいて弱まりショートチャネル効果が抑制され
る。すなわち本実施の形態のＭＯＳＦＥＴにおいては、
一般にＭＯＳＦＥＴのドレイン領域側で生ずる様々な問
題が回避される。

【００１７】ポリシリコン１の両方の端部１ａにおいて
不純物の濃度は中央部よりも低くなっているので、ソー
ス領域２とドレイン領域３とを逆に用いる場合、すなわ
ちソース領域２をＭＯＳＦＥＴのドレイン領域として、
ドレイン領域３をソース領域として用いる場合において
も、ＭＯＳＦＥＴのドレイン領域側の端部１ａにおいて
必ず不純物の濃度は中央部よりも低くなっている。

【００１８】しかし、ドレイン領域３がＭＯＳＦＥＴの
ドレイン領域として用いられるのが通常であるので、ド
レイン領域３に近い方の端部１ａのみ不純物の濃度を低
くすれば通常の使用においては足りる。

【００１９】上述の効果は、不純物の濃度を一様にする
ことのみによって得られるものではない。すなわち、ポ
リシリコン１の多数キャリアの濃度が端部１ａにおいて
中央部よりも低くなれば上述の効果は得られる。従っ
て、例えばポリシリコン１にＮ型の不純物が一様に含ま
れていても、Ｐ型の不純物を端部１ａのみに存在させ、
多数キャリアたる電子の濃度を端部１ａにおいて低くす
ることも可能である。また、チャネル方向において非一
様であれば良く、ポリシリコンの厚さ方向に非一様であ
る必要はない。以下、実施の形態２以降において、本実
施の形態のＭＯＳＦＥＴの製造方法について説明を行
う。

【００２０】実施の形態２．既に説明の行われたものと
同一の構成、構造には同一の参照符号を付し、説明は省
略する。

【００２１】図２、図４および図５は、本実施の形態に
従うＭＯＳＦＥＴの製造方法の一例を工程順に示す断面
図である。まず、図２に示されるような、ゲート酸化膜
２８とポリシリコン膜１０とが順に配置された基板５０
を用意する。ポリシリコン１０には少なくとも横方向
（厚み方向と直交する方向）に一様に不純物が含まれて
いる。例えばポリシリコン１０の全体においてその濃度
は１０²¹／ｃｍ³程度あるいはそれ以上である。

【００２２】図２に示される構造物を得る方法として
は、例えば図３に示されるように、ポリシリコン１０に
対して図中Ａの向きに不純物を注入し、この後に熱拡散
を行う方法が挙げられる。

【００２３】図４は、シリサイド膜１０ｂがポリシリコ
ン膜１０の上部に形成された構造物を例示する断面図で
ある。これは、図２に示されるポリシリコン膜１０を部
分的にシリサイド化することによって得られる。

【００２４】次に、図４に示される構造物の表面をポリ
シリコン膜１６ａによって覆い、図５に示される構造物
を得る。ポリシリコン膜１６ａは、ポリシリコン１０よ
りも不純物の濃度が低い（例えば不純物がドープされて
いない）ポリシリコンからなる。ポリシリコン膜１６ａ
はポリシリコン膜１０に対して、シリサイド膜１０ｂが
形成されていない端部１０ａにおいて接触している。

【００２５】図５に示される構造物を高温で加熱するこ
とによって、比較的濃度の高いポリシリコン１０から比
較的濃度の低いポリシリコン膜１６ａへと不純物が拡散
される。このとき、ポリシリコン１の上部からの不純物
の拡散は、ここに形成されたシリサイド膜１０ｂによっ
て阻止される。同図において矢印にて示されている不純
物の拡散によって、ポリシリコン１０の不純物の濃度は
横方向に非一様となり、中央部よりも端部１０ａの方が
低くなる。拡散の後にポリシリコン膜１６ａを除去し
て、図１に示されるポリシリコン１を得る。シリサイド
膜１０ｂは除去しても除去しなくても良い。

【００２６】実施の形態１において説明を行ったよう
に、通常の使用を想定するときには図６に示されるポリ
シリコン１６ｂで足りる。ポリシリコン膜１６ｂはポリ
シリコン１０の端部１０ａのうちドレイン領域３に近い
一方のみに接触し、この部分のみ不純物の濃度が低くな
る。

【００２７】本実施の形態の製造方法の他例が図７に示
されている。図７は、ポリシリコン膜１６ｃによって表
面が覆われている構造物を例示する断面図である。ポリ
シリコン膜１６ｃは、ポリシリコン膜１０に含まれる不
純物とは逆の導電型の不純物がドープされたポリシリコ
ンからなり、この点が図５に示される製造方法と異な
る。例えば、ポリシリコン１０がＰ型の不純物を含むと
きには、ポリシリコン膜１６ｃはＮ型の不純物を含む。

【００２８】図７に示される構造物を高温で加熱して、
図中矢印によって示されるようにポリシリコン膜１６ｃ
中の不純物をポリシリコン１０へと拡散させる。逆の導
電型を与える不純物が注入されるので、ポリシリコン１
０は端部１０ａにおいて多数キャリアの濃度が比較的低
くなる。

【００２９】すなわちこの例においては、ポリシリコン
１０の中に含まれる不純物をポリシリコン膜１６ｃへと
拡散させることのみならず、ポリシリコン１６ｃから逆
の導電型を有する不純物を端部１０ａへと注入すること
によって、端部１０ａにおけるキャリアの濃度を中央部
よりも低くすることを、非常に効率良く行っている。

【００３０】本実施の形態のＭＯＳＦＥＴの製造方法
は、ポリシリコン膜の配置と加熱という、半導体装置の
周知の技術を用いて行うことが可能である。従って、本
実施の形態の製造方法を行う為に特別な施設等を準備す
る必要はなく、簡易かつ安価に実施の形態１のＭＯＳＦ
ＥＴを得ることが可能となる。

【００３１】実施の形態３．本実施の形態においては、
不純物の注入を部分的に阻止する膜を半導体層上に形成
した後に不純物の注入を行うことによって実施の形態１
のＭＯＳＦＥＴを得る製造方法を開示する。

【００３２】図８、図９は、本実施の形態に従うＭＯＳ
ＦＥＴの製造方法の一例を工程順に示す断面図である。
まず、図８に示される構造物を用意する。同図に示され
る構造物は、図２に示されるポリシリコン１０がポリシ
リコン２０に置換されたものであり、その不純物の濃度
はポリシリコン１０よりも低く、空乏化が起こる濃度で
ある１０¹⁹／ｃｍ³程度である。ポリシリコン２０の方
が不純物の濃度が低いのは、後述するようにその中央部
に新たに不純物の注入が行われるためである。

【００３３】次に、図８に示される構造物上にマスクを
配置する。図９は、ポリシリコン２０の上表面を露出さ
せる開口２６ｈを有するマスク２６によって表面を覆わ
れた構造物を例示する断面図である。

【００３４】次に、ポリシリコン２０の中心付近のみに
留まる程度の大きさのエネルギーを不純物に与え、ポリ
シリコン２０へと不純物を図中の矢印Ａの向きに打ち込
み注入する。注入される不純物としては、ポリシリコン
２０に含まれる不純物と同じ導電型の不純物を用いる。
開口２６ｈの大きさをポリシリコン２０の上表面に対し
て比較的小さく設定しておくことによって、ポリシリコ
ン２０にはその中心付近において高濃度に不純物が存在
する。この後に、端部２０ａにまでは拡散しないよう
に、中心付近に存在する不純物を熱によって中央部全体
へと拡散させる。これによって、不純物の濃度が中央部
においては比較的高く端部２０ａにおいては比較的低い
ポリシリコン２０が得られる。

【００３５】また、開口２６ｈの大きさを端部２０ａに
までは達しない程度の大きさに設定しておき、注入され
る不純物のエネルギーに幅を持たせることによって、不
純物を開口２６ｈの下方においてポリシリコン２０の厚
み方向に広がりを持って分布させても良い。この場合に
も不純物の濃度が中央部においては比較的高く端部にお
いては比較的低いポリシリコン２０が得られるが、不純
物をポリシリコン２０内において拡散させる工程が不要
となることが特徴である。

【００３６】以上の工程によって、不純物の濃度が中央
部において比較的高く、端部２０ａにおいて比較的低い
ポリシリコン２０が得られる。マスク２６を除去し、実
施の形態１のＭＯＳＦＥＴを得る。

【００３７】図１０、図１１は、本実施の形態に従うＭ
ＯＳＦＥＴの製造方法の他例を工程順に示す断面図であ
る。図１０に示される構造物は、図８に示されるポリシ
リコン２０がポリシリコン２１に置き換えられたもので
ある。ポリシリコン２１はポリシリコン２０よりも不純
物の濃度が高く、１０²¹／ｃｍ³程度あるいはそれ以上
である。

【００３８】まず、図１０に示されるポリシリコン膜２
１の上表面上にマスク２５を形成し、図１１に示される
構造を得る。この構造物に対して、ポリシリコン２１に
含まれる不純物とは逆の導電型の不純物の注入を行う。
不純物は、ポリシリコン２１の斜め上方から矢印Ｂの向
きに注入される。矢印Ｂの向きは、基板５０、ゲート酸
化膜２８およびポリシリコン２１が順に積層されている
方向に対して斜めである。不純物を注入するエネルギー
のうち、この積層方向に対して直交する成分によって不
純物は端部２１ａへと侵入し、ここに留まる。不純物が
ゲート酸化膜２８の達することを回避するために、不純
物のエネルギーは端部２１ａの表面近傍に留まる程度で
あることが好ましい。

【００３９】上述の工程によって、ポリシリコン２１は
端部２１ａの表面近傍において高濃度に第２の不純物が
存在する薄層を有する。マスク２５を除去した後に高温
を加え、第２の不純物を、中央部には達しない程度に端
部２１ａの表面近傍から中央部へと拡散させる。以上の
工程によって、目的とするＭＯＳＦＥＴが得られる。

【００４０】本実施の形態のＭＯＳＦＥＴの製造方法に
おいては、マスクを形成した後に不純物をドープすると
いう、半導体装置の製造における周知の技術を用いる。
従って、実施の形態２と同様に、簡易かつ安価に本発明
のＭＯＳＦＥＴが得られる。

【００４１】実施の形態４．図１２〜図１４は、本実施
の形態に従うＭＯＳＦＥＴの製造方法の一例を工程順に
示す断面図である。まず図１２に示される、ポリシリコ
ン３０を備える構造物を準備する。図１２に示される構
造物は、図２に示される構造物に備わるポリシリコン１
０がポリシリコン３０に置き換えられたものである。ポ
リシリコン１０には不純物が一様に含まれているがポリ
シリコン３０には不純物が含まれていないことが両者の
相違点である。

【００４２】次に、図１３に示されるように、ポリシリ
コン３０の端部３０ａに欠陥３２を形成する。形成方法
としては、ＳｉまたはＮ等の物質を端部３０ａへと打ち
込み、ポリシリコン３０中の原子をはじき飛ばすことが
挙げられる。

【００４３】次に、図１４に示されるように、ポリシリ
コン３０に対して一様に矢印Ａの向きに不純物を打ち込
んで注入し、この後熱を加えることによって不純物を拡
散させる。このとき、欠陥３２によって、端部３０ａに
おける不純物の拡散は抑制される。従ってポリシリコン
３０は端部３０ａよりも中央部の方が不純物の濃度が高
くなり、実施の形態１のＭＯＳＦＥＴが得られる。

【００４４】図１５および図１６は、本実施の形態に従
う、ＭＯＳＦＥＴの製造方法の他例を工程順に示す断面
図である。図１５に示される構造物は、図１０に示され
るポリシリコン２１がポリシリコン４０に置き換えられ
たものである。ポリシリコン４０の不純物の濃度は、ポ
リシリコン２１と同様に一様であるが、これよりも低い
１０¹⁹／ｃｍ³程度である。実施の形態３において、ポ
リシリコン２１はその端部２１ａの表面近傍に、自身に
含まれる不純物とは導電型の異なる不純物が注入され
る。一方、本実施の形態のポリシリコン４０は後述の製
造工程において、自身に含まれる不純物と導電型の同じ
不純物が自身の中央部に注入される。ポリシリコン２１
とポリシリコン４０との不純物の濃度の設定の違いは、
上述の理由による。

【００４５】図１５に示される構造物に対して、図１６
に示されるように不純物の注入を行う。不純物はポリシ
リコン４０に含まれる不純物と同じ導電型であり、矢印
Ｂの向きに注入される。注入の際、不純物のエネルギー
を、ゲート酸化膜２８に達しない程度であり、かつポリ
シリコン４０の中央部に不純物が選択的に留まる程度に
設定しておく。この製造方法によっても、中央部よりも
端部４０ａの方が不純物の濃度が低くなり、実施の形態
１のＭＯＳＦＥＴが得られる。

【００４６】上述のＭＯＳＦＥＴの製造方法において
は、ポリシリコン膜に対してマスクの形成を行うことと
これを除去することとを行わない。従って、少ない工程
数によって実施の形態１のＭＯＳＦＥＴが得られる。

【００４７】

【発明の効果】請求項１および請求項６に記載の構成に
よれば、中央部よりも少なくとも第２の不純物拡散層近
傍において実効電界が弱い非一様電界効果トランジスタ
を製造することが可能となる。これによって、絶縁膜の
寿命およびホットキャリア耐性が高く、信頼性の高い非
一様電界効果トランジスタが得られる。

【００４８】請求項２に記載の構成によれば、膜によっ
て覆われた部分においては阻止しつつも熱によって第１
の不純物を半導体層から半導体膜へと拡散させることが
可能となる。従って、半導体層の端部の第１の不純物の
濃度を下げることが可能となり、端部におけるキャリア
の濃度が下がる。

【００４９】例えば半導体層をシリサイド化することに
よって得られる膜の形成と、半導体膜の形成と、熱によ
る不純物の拡散という、半導体装置を製造するための周
知の技術を用いて、請求項１に記載の非一様電界効果ト
ランジスタの製造方法を実現することが可能となる。従
って、従来の設備等を用いて実現できる簡易な製造方法
が提供される。

【００５０】請求項３に記載の構成によれば、請求項２
に記載の構成による効果に加え、第２の不純物を半導体
層へと拡散させることによってさらに効率的に半導体層
中のキャリアの濃度を非一様とすることが可能となる。

【００５１】請求項４および請求項５に記載の構成によ
れば、半導体装置の製造に用いられる周知の技術によっ
て請求項１に記載の非一様電界効果トランジスタの製造
方法を実現することが可能となる。

【００５２】特に請求項４に記載の構成によれば、開口
を有する膜によって端部への侵入を防ぎつつ、開口から
半導体層の中心部付近へと第１の導電型を与える不純物
を打ち込み、これを留まらせることが可能となる。

【００５３】また、特に請求項５に記載の構成によれ
ば、不純物が突き抜けない膜によって半導体層上部への
侵入を阻止しつつ第２の不純物を半導体層へと打ち込
み、熱によって第２の不純物を半導体層の中心へと向け
て拡散させることが可能となる。これによって、請求項
１に記載の非一様電界効果トランジスタの製造方法が簡
易に実現される。

【図面の簡単な説明】

【図１】 実施の形態１のＭＯＳＦＥＴの構造を例示す
る断面図である。

【図２】 実施の形態２のＭＯＳＦＥＴの製造方法の一
例を工程順に示す断面図である。

【図３】 図２に示されるＭＯＳＦＥＴの構造を得る方
法を例示する断面図である。

【図４】 実施の形態２のＭＯＳＦＥＴの製造方法の一
例を工程順に示す断面図である。

【図５】 実施の形態２のＭＯＳＦＥＴの製造方法の一
例を工程順に示す断面図である。

【図６】 実施の形態２のＭＯＳＦＥＴの製造方法の一
例の他例を示す断面図である。

【図７】 実施の形態２のＭＯＳＦＥＴの製造方法の他
例を示す断面図である。

【図８】 実施の形態３のＭＯＳＦＥＴの製造方法の一
例を工程順に示す断面図である。

【図９】 実施の形態３のＭＯＳＦＥＴの製造方法の一
例を工程順に示す断面図である。

【図１０】 実施の形態３のＭＯＳＦＥＴの製造方法の
他例を工程順に示す断面図である。

【図１１】 実施の形態３のＭＯＳＦＥＴの製造方法の
他例を工程順に示す断面図である。

【図１２】 実施の形態４のＭＯＳＦＥＴの製造方法の
一例を工程順に示す断面図である。

【図１３】 実施の形態４のＭＯＳＦＥＴの製造方法の
一例を工程順に示す断面図である。

【図１４】 実施の形態４のＭＯＳＦＥＴの製造方法の
一例を工程順に示す断面図である。

【図１５】 実施の形態４のＭＯＳＦＥＴの製造方法の
他例を工程順に示す断面図である。

【図１６】 実施の形態４のＭＯＳＦＥＴの製造方法の
他例を工程順に示す断面図である。

【図１７】 従来のＭＯＳＦＥＴの構造を示す断面図で
ある。

【符号の説明】

１，１０，２０，２１，３０，４０ ポリシリコン、１
ａ，１０ａ，２０ａ，２１ａ，３０ａ ポリシリコンの
端部、２ ソース領域、３ ドレイン領域、１０ｂ シ
リサイド膜、１６ａ〜１６ｃ ポリシリコン膜、２５，
２６ マスク、２６ｈ 開口、２８ ゲート酸化膜、２
８ａ ゲート酸化膜の端部、３２ 欠陥、５０ 基板、
５０ａ チャネル端部、Ａ，Ｂ 矢印。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 （a）絶縁膜と、第１の方向に一様に分
   布する第１の不純物によって第１の導電型となっている
   半導体層とが順に前記第１の方向に交差する第２の方向
   に積層され、 キャリアを供給する第１の不純物拡散層と該キャリアを
   受け取る第２の不純物拡散層とが形成された基板を準備
   する工程と、 （b）前記半導体層が前記第１の導電型のままで、前記
   第１の不純物によって与えられるキャリアの濃度が、該
   半導体層のうち少なくとも、前記第１の方向における前
   記第２の不純物拡散層側の端部において、中央部よりも
   低くなるようにする工程とを備える、非一様電界効果ト
   ランジスタの製造方法。
2. 【請求項２】 請求項１に記載の非一様電界効果トラン
   ジスタの製造方法であって、上記工程（b）は、 （b-1）不純物が拡散しない膜を上記半導体層上に形成
   する工程と、 （b-2）前記半導体層の表面のうち露出されている部分
   に接触するように、上記第１の不純物の濃度が前記半導
   体層よりも低い半導体膜を堆積させる工程と、 （b-3）前記半導体層および前記半導体膜を加熱する工
   程とを備える、非一様電界効果トランジスタの製造方
   法。
3. 【請求項３】 請求項２に記載の非一様電界効果トラン
   ジスタの製造方法であって、上記半導体膜は、上記第１
   の導電型とは異なる第２の導電型を与える第２の不純物
   を含む、非一様電界効果トランジスタの製造方法。
4. 【請求項４】 請求項１に記載の非一様電界効果トラン
   ジスタの製造方法であって、上記工程（b）は、 （b-1）上記半導体層上に、これの上面の中央部を露出
   させる開口を有する膜を形成する工程と、 （b-2）前記膜による阻止を行いつつ、前記開口から前
   記半導体層へと上記第１の導電型を与える不純物を打ち
   込む工程とを備える、非一様電界効果トランジスタの製
   造方法。
5. 【請求項５】 請求項１に記載の非一様電界効果トラン
   ジスタの製造方法であって、上記工程（b）は、 （b-1）上記半導体層上に、不純物が突き抜けない膜を
   形成する工程と、 （b-2）上記第１の方向に対して斜めに、該基板の上方
   から該半導体層へと上記第１の導電型とは異なる第２の
   導電型を与える第２の不純物を打ち込み、該半導体層の
   表面近傍に該第２の不純物を留まらせる工程と （b-3）熱によって前記第２の不純物を拡散させる工程
   とを備える、非一様電界効果トランジスタの製造方法。
6. 【請求項６】 キャリアをそれぞれ供給および受け取る
   第１および第２の不純物拡散層が形成された基板上方に
   絶縁膜を挟んで配置された半導体層の一部に存在する不
   純物を、該半導体層の内部において拡散させるトランジ
   スタの製造方法において、 前記半導体層のうち、少なくとも前記第２の不純物拡散
   層側の端部に欠陥を形成し、この後に前記不純物を拡散
   させる、非一様電界効果トランジスタの製造方法。