JPH0325959A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0325959A
JPH0325959A JP1161442A JP16144289A JPH0325959A JP H0325959 A JPH0325959 A JP H0325959A JP 1161442 A JP1161442 A JP 1161442A JP 16144289 A JP16144289 A JP 16144289A JP H0325959 A JPH0325959 A JP H0325959A
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
resin
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1161442A
Other languages
English (en)
Inventor
Taku Nakamura
卓 中村
Takayuki Uno
宇野　隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1161442A priority Critical patent/JPH0325959A/ja
Publication of JPH0325959A publication Critical patent/JPH0325959A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置に関し、特に半導体素子
搭載部と、吊りリードと複数のリードとを有するリード
フレームを用いた樹脂封止型半導体装置に関する． 〔従来の技術〕 従来、半導体装置は安価で量産性に適していることから
樹脂封止型半導体装置が主流となっていた． 第３図（ａ）．（ｂ）は従来の樹脂封止型半導体装置の
一例であるが、銀ペースト等のろう材３９を用いて、半
導体素子搭載部３７に固着された半導体素子３１を金線
等のボンデイングワイヤ３２により内部リード３３と電
気的に接続した後、エボキシ樹脂等の封止樹脂３８で封
入し、外部リード３４を戒形加工して製造していた。
〔発明が解決しようとする課題〕
上述した従来の樹脂封止型半導体装置では、プリント基
板への実装時に、リードフレームと樹脂の界面に溜まっ
た水が熱ショックにより気化，！１張して界面の剥離，
樹脂のクラック等のパッケージ内部欠陥を引き起こし、
外観上，品質上の不良になるという欠点がある。
特に、近年要求が高まっている軽薄短小の表面実装型パ
ッケージでは、上記の実装時の過大な熱ストレスに伴う
品質劣化は深刻な問題となっている。
本発明の目的は、パッケージ内部欠陥がなく、外観上，
品質上の不良の発生のない樹脂封止型半導体装置を提供
することにある。
〔課題を解決するための手段〕
本発明は、半導体素子搭載部と、吊りリードと、複数の
内部リードとを有するリードフレームを用いた樹脂封止
型半導体装置において、少なくとも前記半導体素子搭載
部と前記吊りリードの裏面に半導体素子の外部に通じる
ハーフエッチの溝を設け、さらに、前記ハーフエッチの
溝をふさがない様な透湿性被膜が設けられている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ），（ｂ）は本発明の第１の実施例のリード
フレームの平面図及び樹脂封止型半導体装置の断面図で
ある． 第１の実施例は、第１図（ａ），（ｂ）に示すように、
まず、リードフレーム１５の半導体素子搭載部１７及び
吊りリード１６の裏面にハーフエッチＩＡを設け、しか
も、ハーフエッチの溝がパッケージの外部に通じる様に
設ける。
次に、上述のリードフレーム１５の裏面に上述のハーフ
エッチの溝をふさがない様な被膜ＩＢを設けた後、半導
体素子ｌ１をろう材１９を用いて固着し、ボンディング
ワイヤｌ２を用いて半導体素子１１と内部リード１３と
を電気的に接続し、さらに、樹脂１８で封止し、外部リ
ード１４を止上げ加工する． 被ＪＩｉｌＢは、リードフレーム１５との接着性，樹脂
との密着性が良好で不純物含有量の少ない電子部品用材
料ならば特に制限はなく、絶縁性でも導電性でも構わな
いが、本実施例では比較的良く知られている接着剤層付
きポリイミドフィルム（デュポン■製カブトン）を１２
５℃１分の硬化条件で使用した。
上述の説明から、本発明の構造をとることで、プリント
基板等への実装時における熱ストレスにより急激にパッ
ケージ内のリードフレーム１５と樹脂１８の界面に溜ま
った水分が気化膨張しても、ハーフエッチ部１Ａの溝を
通して水蒸気が排出される。すなわち、パッケージ内部
のストレスが増大しないため、パッケージ内部にクラツ
クや界面剥離等の欠陥が生じに＜＜、品質の劣化を防止
することができる。さらには、リードフレーム１５への
被膜ＩＢを選ぶことで、樹脂１８との密着性を高めるこ
と力ｆでき、界面剥離防止の効果も高めることができる
。
たとえば、従来の構造では、任意の製品で４０％発生し
ていたパッケージ内部の欠陥をＯ％にし、はんだ熱処理
後の１２５℃　２ｊａｔｍのＰ　Ｃ　Ｔ　（Ｐｒｅｓｓ
ｕｒｅ　Ｃｏｏｋｅｒ　Ｔｅｓｔ）において、不良発生
時間が約４倍伸びて品質を著しく改善できた． 第２図は本発明の第２の実施例の断面図である。
第２の実施例は、第２図に示すように、さらに、内部リ
ード２３の上下面にもハーフエッチ部２Ａと、ハーフエ
ッチ部２Ａの溝をふさがない様な被ｐＡ２Ｂを設けてあ
る。従って、半導体素子搭載部２７と吊りリードのみな
らず内部リード２３からも水蒸気の排出がなされ、より
一層、パッケージ内部欠陥の発生を防止することができ
る。
また、樹脂２８との密着性も全体的に、しかも、均一に
高まることからストレスを分散することが可能であり、
さらに、パッケージ内部欠陥発生防止の効果が期待でき
る。
たとえば、従来の構造と比べると、任意の製品ではんだ
熱処理後の１２５℃　２ｊａｔｍのＰＣＴにおいて不良
発生時間を約８倍延ばし耐湿性劣化を大幅に改善できる
様になった。
〔発明の効果〕
以上説明した様に本発明は、少なくとも半導体素子搭載
部及びその吊りリード部の少なくとも裏面に、半導体素
子の外部に通じるハーフエッチの溝を設け、さらに、上
記ハーフエッチの溝をふさがない様な被膜を設けること
により、以下に列挙する効果が得られる。
（１）プリント基板へ実装する際の熱ショックにより発
生する水蒸気をパッケージ外部に排出し、パッケージ内
部に発生するクラックや界面剥離等の欠陥の発生を防止
できる。
（２〉封止樹脂との密着性が良好な被膜を形成すること
で、リードフレームと樹脂の界面から水分，不純物が進
入するのを防ぎ、耐湿性を著しく向上できる。
１５．３５・・・リードフレーム、１．６．３６・・・
吊りリード、１７，２７．３７・・・半導体素子搭載部
、１８，２８．３８・・・樹脂、１９，２９．３９・・
・ろう材、ＬＡ，２Ａ・・・ハーフエッチ部、ＩＢ，２
Ｂ・・・被膜。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子搭載部と、吊りリードと、複数の内部リード
    とを有するリードフレームを用いた樹脂封止型半導体装
    置において、少なくとも前記半導体素子搭載部と前記吊
    りリードの裏面に半導体素子の外部に通じるハーフエッ
    チの溝を設け、さらに、前記ハーフエッチの溝をふさが
    ない様な透湿性被膜を設けたことを特徴とする樹脂封止
    型半導体装置。
JP1161442A 1989-06-23 1989-06-23 樹脂封止型半導体装置 Pending JPH0325959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1161442A JPH0325959A (ja) 1989-06-23 1989-06-23 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1161442A JPH0325959A (ja) 1989-06-23 1989-06-23 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH0325959A true JPH0325959A (ja) 1991-02-04

Family

ID=15735194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1161442A Pending JPH0325959A (ja) 1989-06-23 1989-06-23 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0325959A (ja)

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
US20040140541A1 (en) Method of manufacturing a semiconductor package with elevated tub
JPH11150213A (ja) 半導体装置
JPH0325959A (ja) 樹脂封止型半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JPH01321664A (ja) 樹脂封止型半導体装置
JPS6035552A (ja) 半導体装置
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JPH02178953A (ja) 樹脂封止型半導体装置
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JPH0526761Y2 (ja)
JP4109995B2 (ja) 半導体装置
JPH01209751A (ja) リードフレーム
JPS63137464A (ja) 半導体装置用リ−ドフレ−ム
JPH10289973A (ja) リードフレームの表面処理方法
JPH03154344A (ja) 樹脂封止型半導体素子
JPH08279585A (ja) リードフレームおよびその半導体装置
JPH05166871A (ja) 半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JPH09275176A (ja) 樹脂封止型半導体装置
JPH0243758A (ja) 樹脂封止型半導体素子
JPH0547835A (ja) 半導体装置の実装構造
JPH03169057A (ja) 半導体装置
JPH0870089A (ja) 半導体装置及びその製造方法