JPH03256331A - バイポーラicの製造方法 - Google Patents
バイポーラicの製造方法Info
- Publication number
- JPH03256331A JPH03256331A JP5403890A JP5403890A JPH03256331A JP H03256331 A JPH03256331 A JP H03256331A JP 5403890 A JP5403890 A JP 5403890A JP 5403890 A JP5403890 A JP 5403890A JP H03256331 A JPH03256331 A JP H03256331A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- region
- isolation region
- forming
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、バイポーラICの製造方法に関し、詳しく
は、外部ベース(以下アウタベース)形のバイポーラト
ランジスタにおいて、その素子分離領域の形成工程を独
立に設けることなく、その製造工程を低減を図ることが
できるようなバイポーラICの製造方法に関する。
は、外部ベース(以下アウタベース)形のバイポーラト
ランジスタにおいて、その素子分離領域の形成工程を独
立に設けることなく、その製造工程を低減を図ることが
できるようなバイポーラICの製造方法に関する。
[従来の技術]
バイポーラICの1つであるバイポーラLSIでは、L
OGO8により素子分離酸化膜を形成して各素子の分離
が行われか、あるいは、各素子間にP型やN型の領域を
縦に形成して素子をアイソレーションする素子分離が行
われている。
OGO8により素子分離酸化膜を形成して各素子の分離
が行われか、あるいは、各素子間にP型やN型の領域を
縦に形成して素子をアイソレーションする素子分離が行
われている。
後者の素子分離方式では、第2図の(a)に示すように
、例えば、P−sub(P型基板)1に連続してN+の
コレクタ埋込み層(B/L)2を形成し、その両側にP
+の下側の素子分離領域(L/I)3.3を形成してこ
れを下側素子分離領域とし、その後の工程で、上部から
シリコン酸化膜を介してイオン注入等によりP+イオン
を打込み、同図(b)に示されるように、上側の素子分
離領域(U/I)4を上側素子分離領域として形成し、
これらをその先端側で結合して素子のアイソレーション
処理をしている。なお、符号5は、5i02膜である。
、例えば、P−sub(P型基板)1に連続してN+の
コレクタ埋込み層(B/L)2を形成し、その両側にP
+の下側の素子分離領域(L/I)3.3を形成してこ
れを下側素子分離領域とし、その後の工程で、上部から
シリコン酸化膜を介してイオン注入等によりP+イオン
を打込み、同図(b)に示されるように、上側の素子分
離領域(U/I)4を上側素子分離領域として形成し、
これらをその先端側で結合して素子のアイソレーション
処理をしている。なお、符号5は、5i02膜である。
このような素子分離領域を形成した後に、素子分離され
た領域にベース等のバイポーラトランジスタの半導体領
域が形成される。
た領域にベース等のバイポーラトランジスタの半導体領
域が形成される。
[解決しようとする課題]
このような従来技術にあっては、必ずマスキング処理を
してU/Iを独立な工程で形成しなければならないため
にその分余分な工程が必要になる。
してU/Iを独立な工程で形成しなければならないため
にその分余分な工程が必要になる。
そためにこの処理工程骨だけ製造効率が低下する欠点が
ある。
ある。
この発明は、このような従来技術の問題点を解決するも
のであって、バイポーラトランジスタを形成する場合に
独立にU/I領域の形成工程を行わなくて済むバイポー
ラICの製造方法を提供することを目的とする。
のであって、バイポーラトランジスタを形成する場合に
独立にU/I領域の形成工程を行わなくて済むバイポー
ラICの製造方法を提供することを目的とする。
[課題を解決するための手段コ
このような目的を達成するためのこの発明のバイポーラ
ICの製造方法の構成は、埋込み層を形成する不純物の
熱拡散係数より大きな熱拡散係数を有する不純物を前記
下側素子分離領域に導入して下側素子分離領域を形成す
る第1の工程と、熱拡散処理により下側素子分離領域を
上側へ拡大させて形成する第2の工程と、ベース形成工
程においてベース領域形成のためのイオン導入と同時に
下側素子分離領域の上部に上側素子分離領域を形成する
ためのイオンを導入してベース領域の形成と同時に上側
素子分離領域を形成する第3の工程とを備えていて、第
3の工程により形成される上側素子分離領域が第2の工
程により拡大される下側素子分離領域と結合する範囲ま
で第2の工程において下側素子分離領域の範囲の上側へ
の拡大が行われるものである。
ICの製造方法の構成は、埋込み層を形成する不純物の
熱拡散係数より大きな熱拡散係数を有する不純物を前記
下側素子分離領域に導入して下側素子分離領域を形成す
る第1の工程と、熱拡散処理により下側素子分離領域を
上側へ拡大させて形成する第2の工程と、ベース形成工
程においてベース領域形成のためのイオン導入と同時に
下側素子分離領域の上部に上側素子分離領域を形成する
ためのイオンを導入してベース領域の形成と同時に上側
素子分離領域を形成する第3の工程とを備えていて、第
3の工程により形成される上側素子分離領域が第2の工
程により拡大される下側素子分離領域と結合する範囲ま
で第2の工程において下側素子分離領域の範囲の上側へ
の拡大が行われるものである。
[作用]
このように、バイポーラトランジスタを形成スる場合に
おいて、そのベースの形成工程の中でU/■領域の形成
を同時に行うようにしているので、独立にU/I領域の
形成工程を設ける必要がなく、特に、アウタベース形の
バイポーラトランジスタにあってはその製造効率を向上
させることができる。
おいて、そのベースの形成工程の中でU/■領域の形成
を同時に行うようにしているので、独立にU/I領域の
形成工程を設ける必要がなく、特に、アウタベース形の
バイポーラトランジスタにあってはその製造効率を向上
させることができる。
[実施例]
以下、この発明の一実施例について図面を参照して詳細
に説明する。
に説明する。
第1図は、この発明のバイポーラICの製造方法を適用
した一実施例のアウタベース型バイポーラLSIの製造
工程のアイソレーション処理までの主要工程の説明図で
ある。
した一実施例のアウタベース型バイポーラLSIの製造
工程のアイソレーション処理までの主要工程の説明図で
ある。
第1図において、まず、P−subloにコレクタ埋込
み領域となるN十領域を、例えば、5I02膜を介して
ヒ素(As”)イオンを打込み、あるいはドープして熱
拡散により形成する。これが第1図(a)であり、11
がコレクタ埋込み層、12が8102膜である。
み領域となるN十領域を、例えば、5I02膜を介して
ヒ素(As”)イオンを打込み、あるいはドープして熱
拡散により形成する。これが第1図(a)であり、11
がコレクタ埋込み層、12が8102膜である。
次に、下側素子分離領域(L/I)を形成するために、
レジスト13をマスクにしてL/Iを形成する対応位置
上の5I02膜12を除去し、そこにボロン(B+)等
の不純物をイオン注入する。
レジスト13をマスクにしてL/Iを形成する対応位置
上の5I02膜12を除去し、そこにボロン(B+)等
の不純物をイオン注入する。
このときの状態を示しているのが、同図(b)であり、
14 a、 14 aがこのとき打込まれたボロンで
ある。
14 a、 14 aがこのとき打込まれたボロンで
ある。
次に、レジスト13.Sl 02膜12を除去してN型
単結晶シリコンを1100膜程度の高温で5μ■程度成
長(その成長層N−EPI)させる。
単結晶シリコンを1100膜程度の高温で5μ■程度成
長(その成長層N−EPI)させる。
それが同図(C)である。そして、このとき形成された
L/Iが14.14である。
L/Iが14.14である。
次に、表面を薄く酸化して8102膜12aを堆積させ
てコレクタコンタクトウェル領域(C/前)を形成する
ために、レジストをマスクにコンタクトを形成する対応
位置の上のSl02M12aを除去後、そこにN型の不
純物のイオン注入し、あるいはドープしてN型のコンタ
クト領域15を形成する。これが同図(d)である。
てコレクタコンタクトウェル領域(C/前)を形成する
ために、レジストをマスクにコンタクトを形成する対応
位置の上のSl02M12aを除去後、そこにN型の不
純物のイオン注入し、あるいはドープしてN型のコンタ
クト領域15を形成する。これが同図(d)である。
その後、S 102膜12aを除去して熱酸化を行い、
各領域の不純物を拡散させる。ボロンの拡散係数は、埋
込み層11のヒ素の拡散係数に比べて大きいので、こと
のき基板内部に形成されたL/114の領域が埋込み層
11より拡大して同図(e)に示す状態になる。なお、
12bは、表面に形成されている5i02膜である。
各領域の不純物を拡散させる。ボロンの拡散係数は、埋
込み層11のヒ素の拡散係数に比べて大きいので、こと
のき基板内部に形成されたL/114の領域が埋込み層
11より拡大して同図(e)に示す状態になる。なお、
12bは、表面に形成されている5i02膜である。
次に、アウタベース領域とU/Iとを形成するためにレ
ジストをマスクにしてその位置に対応してP+の不純物
のイオン注入し、あるいはドープする(同図(f))。
ジストをマスクにしてその位置に対応してP+の不純物
のイオン注入し、あるいはドープする(同図(f))。
さらに、イナーベース領域を形成するためにレジス)
13aをマスクにシテその位置に対応してP+の不純物
のイオン注入し、あるいはドープする。この状態を示す
のが同図(g)、(h)である。そして、レジスト13
aを除去して熱拡散させる。このときのアウタベース領
域16a、イナーベース領域16bからなるベース領域
16の拡散形成に応じて同時に上側の素子分離領域であ
るU/117が拡散により形成される。この場合のU/
117の深さは、下側にあるL/114に達し、このと
きこれらが結合する。
13aをマスクにシテその位置に対応してP+の不純物
のイオン注入し、あるいはドープする。この状態を示す
のが同図(g)、(h)である。そして、レジスト13
aを除去して熱拡散させる。このときのアウタベース領
域16a、イナーベース領域16bからなるベース領域
16の拡散形成に応じて同時に上側の素子分離領域であ
るU/117が拡散により形成される。この場合のU/
117の深さは、下側にあるL/114に達し、このと
きこれらが結合する。
この状態を示すのが同図(i)である。なお、12cは
、表面に形成されている5i02膜である。
、表面に形成されている5i02膜である。
このようにベース形成工程では、ベース形成とともに上
下にある素子分離領域が相互に結合する。
下にある素子分離領域が相互に結合する。
そのために、その前工程である(e)に示す工程のL/
114の層は、上部に比較的近い位置に先端が来るとこ
ろまで熱拡散により形成させておくものである。
114の層は、上部に比較的近い位置に先端が来るとこ
ろまで熱拡散により形成させておくものである。
前記の(i)以降工程は、従来と同様にエミッタを形成
し、バイポーラトランジスタを形成するものであるが、
これらについては従来と同様となるので割愛する。
し、バイポーラトランジスタを形成するものであるが、
これらについては従来と同様となるので割愛する。
ここで、(i)に示す状態と従来の第2図の(b)とを
比較すると理解できるように、U/L17とL/114
とで構成される素子分離領域は、第2図(a)では、上
側に大きなエリアを採り、下側にくびれがある。これに
対して前記の(i)では、この状態が反転していて上側
にくびれがきている。その結果、上側のエリアが小さく
なっている。このようなことからこのU/L17の占有
エリアを従来より小さくすることができる。したがって
、この素子分離方式によりより高集積化ができ、例えば
、従来では、6μm幅の素子分離幅が2/3程度の4μ
m程度まで低下させることが可能である。
比較すると理解できるように、U/L17とL/114
とで構成される素子分離領域は、第2図(a)では、上
側に大きなエリアを採り、下側にくびれがある。これに
対して前記の(i)では、この状態が反転していて上側
にくびれがきている。その結果、上側のエリアが小さく
なっている。このようなことからこのU/L17の占有
エリアを従来より小さくすることができる。したがって
、この素子分離方式によりより高集積化ができ、例えば
、従来では、6μm幅の素子分離幅が2/3程度の4μ
m程度まで低下させることが可能である。
以上説明してきたが、実施例のP+やN今の領域の形成
は、ドープドポリシリコン中の不純物の拡散によりP+
やN+の不純物をその領域にドープすることで形成する
ことができる。
は、ドープドポリシリコン中の不純物の拡散によりP+
やN+の不純物をその領域にドープすることで形成する
ことができる。
実施例では、アウタベース形成のためにそのためのイオ
ンをドープする時に同時に上側の素子分離領域形成のた
めのイオンをドープしている例を示しているが、この発
明では、ベース領域と素子分離領域との間に間隔が採れ
れば、通常のバイポーラトランジスタのベース形成のた
めの工程において、そのベース形成と上側素子分離領域
形成のイオンドープとを同時に行ってもよい。したがっ
て、通常のバイポーラトランジスタにおいて、ベース領
域と上側の素子分離領域の形成を同じ工程で行って、下
側のそれと結合することができる。
ンをドープする時に同時に上側の素子分離領域形成のた
めのイオンをドープしている例を示しているが、この発
明では、ベース領域と素子分離領域との間に間隔が採れ
れば、通常のバイポーラトランジスタのベース形成のた
めの工程において、そのベース形成と上側素子分離領域
形成のイオンドープとを同時に行ってもよい。したがっ
て、通常のバイポーラトランジスタにおいて、ベース領
域と上側の素子分離領域の形成を同じ工程で行って、下
側のそれと結合することができる。
要するに、この発明は、アウタベースタイプのバイポー
ラトランジスタに限定されない。
ラトランジスタに限定されない。
[発明の効果]
以上の説明から理解できるように、この発明にあっては
、バイポーラトランジスタを形成する場合において、そ
のベースの形成工程の中でU/I領域の形成を同時に行
うようにしているので、独立にU/I領域の形成工程を
設ける必要がなく、特に、アウタベース形のバイポーラ
トランジスタにあってはその製造効率を向上させること
ができる。
、バイポーラトランジスタを形成する場合において、そ
のベースの形成工程の中でU/I領域の形成を同時に行
うようにしているので、独立にU/I領域の形成工程を
設ける必要がなく、特に、アウタベース形のバイポーラ
トランジスタにあってはその製造効率を向上させること
ができる。
第1図は、この発明のバイポーラICの製造方法を適用
した一実施例のアウタベース型バイポーラLSIの製造
工程のアイソレージeン処理までの主要工程の説明図、
第2図は、従来のバイポーラLSIの製造工程の素子分
離領域を形成する工程の概要図である。 1.10・・・P−sub (P型基板)、2.11・
・・埋込み層(B/L)、 3.14・・・下部素子分離領域(L/I)、4,17
・・・上部素子分離領域(U/ I )、12.12a
、12b、12c・・・SI 02膜、13.13a、
13b・=レジスト、 15・・・コレクタコンタクト領域、16・・・ベース
領域。
した一実施例のアウタベース型バイポーラLSIの製造
工程のアイソレージeン処理までの主要工程の説明図、
第2図は、従来のバイポーラLSIの製造工程の素子分
離領域を形成する工程の概要図である。 1.10・・・P−sub (P型基板)、2.11・
・・埋込み層(B/L)、 3.14・・・下部素子分離領域(L/I)、4,17
・・・上部素子分離領域(U/ I )、12.12a
、12b、12c・・・SI 02膜、13.13a、
13b・=レジスト、 15・・・コレクタコンタクト領域、16・・・ベース
領域。
Claims (1)
- (1)下側素子分離領域と上側素子分離領域とを形成し
、これらを一体化させて素子分離を行うバイポーラIC
の製造方法において、埋込み層を形成する不純物の熱拡
散係数より大きな熱拡散係数を有する不純物を前記下側
素子分離領域に導入して前記下側素子分離領域を形成す
る第1の工程と、熱拡散処理により前記下側素子分離領
域を上側へ拡大させて形成する第2の工程と、ベース形
成工程においてベース領域形成のためのイオン導入と同
時に前記下側素子分離領域の上部に上側素子分離領域を
形成するためのイオンを導入してベース領域の形成と同
時に前記上側素子分離領域を形成する第3の工程とを備
え、第3の工程により形成される前記上側素子分離領域
が第2の工程により拡大される前記下側素子分離領域と
結合する範囲まで第2の工程において前記下側素子分離
領域の範囲の上側への拡大が行われることを特徴とする
バイポーラICの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2054038A JP2571449B2 (ja) | 1990-03-06 | 1990-03-06 | バイポーラicの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2054038A JP2571449B2 (ja) | 1990-03-06 | 1990-03-06 | バイポーラicの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03256331A true JPH03256331A (ja) | 1991-11-15 |
JP2571449B2 JP2571449B2 (ja) | 1997-01-16 |
Family
ID=12959425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2054038A Expired - Fee Related JP2571449B2 (ja) | 1990-03-06 | 1990-03-06 | バイポーラicの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2571449B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61134036A (ja) * | 1984-12-05 | 1986-06-21 | Fuji Electric Co Ltd | 半導体集積回路の製造方法 |
-
1990
- 1990-03-06 JP JP2054038A patent/JP2571449B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61134036A (ja) * | 1984-12-05 | 1986-06-21 | Fuji Electric Co Ltd | 半導体集積回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2571449B2 (ja) | 1997-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4272880A (en) | MOS/SOS Process | |
JPH09293797A (ja) | 半導体装置およびその製造方法 | |
JPH09172062A (ja) | 半導体装置及びその製造方法 | |
JPH02305464A (ja) | 半導体集積回路の製造方法 | |
JPH04154170A (ja) | 半導体装置及びその製造方法 | |
JPH03256331A (ja) | バイポーラicの製造方法 | |
JPH03262154A (ja) | BiCMOS型半導体集積回路の製造方法 | |
JPS63181378A (ja) | 半導体装置の製造方法 | |
JPS59138363A (ja) | 半導体装置及びその製造方法 | |
KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
JPH06188259A (ja) | 半導体装置の製造方法 | |
JPH036844A (ja) | 半導体収積回路の製造方法 | |
JPS61166154A (ja) | Mis型半導体装置の製造方法 | |
JPH04346263A (ja) | Bi−CMOS半導体装置の製造方法 | |
JPS63278328A (ja) | 半導体容量素子の製造方法 | |
JPH01268169A (ja) | バイポーラトランジスタ | |
JPH02234453A (ja) | 半導体装置の製造方法 | |
JPH01181557A (ja) | 半導体装置の製造方法 | |
JPH02305467A (ja) | 半導体集積回路の製造方法 | |
JPH05160058A (ja) | 半導体装置の製造方法 | |
JPS60132373A (ja) | 半導体装置の製造方法 | |
JPH0233932A (ja) | 半導体装置の製造方法 | |
JPS58149A (ja) | 半導体装置 | |
JPS61219150A (ja) | 半導体装置の製造方法 | |
JPS599967A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |