JPH0324659A - 周辺制御装置 - Google Patents

周辺制御装置

Info

Publication number
JPH0324659A
JPH0324659A JP15926889A JP15926889A JPH0324659A JP H0324659 A JPH0324659 A JP H0324659A JP 15926889 A JP15926889 A JP 15926889A JP 15926889 A JP15926889 A JP 15926889A JP H0324659 A JPH0324659 A JP H0324659A
Authority
JP
Japan
Prior art keywords
control device
path
busy
report
ffs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15926889A
Other languages
English (en)
Inventor
Mitsujirou Uchida
内田 密次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15926889A priority Critical patent/JPH0324659A/ja
Publication of JPH0324659A publication Critical patent/JPH0324659A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は周辺制御装置に関し、特に複数のチャネルイン
タフェースに接続されこれ等チャネルインタフェースか
らの起動要求を受付け処理する周辺制御装置に関する。
従来技術 従来、複数のチャネルインタフェースに接続されている
周辺制御装置では、仮にパス1、バス2と呼ぶ2本のチ
ャネルインタフェースに接続されているとすると、周辺
制御装置がバス1と結合している間のバス2からの起動
要求は制御装置使用中の報告により拒否される。そして
、パス1との結合が解けて、周辺制御装置が新たな起動
を受理できるようになると、パス2に制御装置終了が報
告サレ、次にパス1、パス2のうち起動要求の早い方の
パスと結合されるようになっている。
ところが、バス2における制御装置終了報告はチャネル
に非同期報告として受け取られ、制御計算機のソフトウ
ェアによって検知されてソフトウエアの処理によって以
前に制御装置使用中報告のために拒否されていた起動を
再発行するようになっている。従って、制御装置終了報
告から起動再発行までの時間内にバス1からの起動が発
行されると、周辺制御装置はバス1と結合してしまい、
バス2で再発行された起動に対して再び制御装置使用中
を報告することになる。
制御装置終了報告中も周辺制御装置によって開始された
起動シーケンスを経てチャネルインタフェースと結合す
るため、はなはだしい場合にはパス1への制御装置終了
報告中にパス2からの再起動に対して制御装置使用中を
報告し、次にパス2への制御装置終了報告中にパス1か
らの再起動に対して制御装置使用中を報告するというシ
ーケンスが繰返されて、人出力処理ができなくなってし
まうことがある。
この様な情況を抑止するために、制御装置終了を報告し
た場合に当報告を行ったチャネルインタフェースでの起
動要求のみを受付けるような技術が考案されている。
ここで、前述した如く、制御装置終了報告はあくまでも
非同期報告としてチャネルで受取られれソフトウェアへ
渡されるので、ソフトウエアの走行状態によっては、一
時的に再起動までの処理に長時間を要することがある。
いま、前記の様に、制御装置終了を報告した場合に、当
報告を行ったチャネルインタフェースでの起動要求のみ
を受付けるよう構成した場合には、2つ以上のチャネル
インタフェース間で制御装置使用中報告と制御装置終了
報告とが交互に行われるいわゆるデッドロックを抑止で
きるが、制御装置終了報告後の再起動が一時的に遅延し
た場合には、それだけオーバヘッドが大となる欠点があ
る。
この様な一時的な再起動の遅延があったときには、周辺
制御装置において優先的にこれを受付けるまでいたずら
に待つ必要性はなく、この遅延の間は別のチャネルイン
タフェースからの起動要求を受付けてサービスした方が
効率が良く、オーバヘッドが生じないことになる。
発明の目的 そこで、本発明はかかる事実に鑑みてなされたものであ
って、その目的とするところは、再起動の要求の発生が
遅延した場合には、他の起動要求を受付けるようにして
効率の良いチャネル制御が可能な周辺制御装置を提供す
ることにある。
発明の構成 本発明によれば、複数のチャネルインタフェースに接続
され、前記チャネルインタフ工−スからの起動要求が処
理不可能なときに制御装置使用中を当該チャネルインタ
フェースへ報告し、前記起動要求の処理が可能になった
ときに制御装置終了を報告するよう構成された周辺制御
装置であって、前記制御装置終了の報告から予め定めら
れた一定時間だけはその報告を行ったチャネルインタフ
ェースからの起動要求のみを受付ける手段を有すること
を特徴とする周辺制御装置が得られる。
実施例 以下に本発明の実施例を図面を用いて詳細に説明する。
第1図は本発明の実施例のシステムブロック図である。
マイクロプロセッサ10はマイクロプログラムによる制
御で動作するものであり、第2図にその制御処理フロー
が示されている。
切替回路11はチャネル20、21(本例では2つのチ
ャネルを示しているが、3以上のチャネルであっても良
い)と周辺制御装置4oとの間のチャネルインタフェー
スによるパスをインタフェース制御回路16に対して択
一的に接続するための回路である。
使用中報告回路12、13は各チャネル2o、21に夫
々対応して設けられており、周辺制御装置40の使用中
報告を各対応チャネルへ行う回路である。そのために、
ビジーFF(プリップフロップ)を有し、セット状態で
は使用中を示し対応チャネルからの起動に対してこれを
報告し、リセット状態では未使用中を表示する。
また、使用中報告回路12、13はビジーヒストリFF
を有しており、対応チャネルからの起動時に対応ビジー
FFがセット状態にあれば、このビジーヒストリFFが
セットされる。これ等ビジ−FF及びビジーヒストリF
Fは共にマイクロプロセッサ10からセット、リセット
が可能であると共に、その状態が参照可能となっている
REQIN  FF  14.15はこれまたチャネル
対応に設けられており、マイクロプロセッサ1oにより
セット、リセットが可能であり、セットされている間は
対応チャネルへのREQ IN信号がアクティブとなり
、対応チャネルはこのREQ IN信号を検出すると、
IOC起動シーケンスを開始して周辺制御装置40と結
合可能となるものである。
尚、30、31は記憶装置を示している。
かかる構或において、第2図のフロチャートを参照しつ
つ実施例の動作を説明する。マイクロプロセッサ10は
通常全バスのビジーFFをリセットし(100 ) 、
切替回路11によりこれ等バスを順次切替つつ(101
)チャネル20.21からの10c起動要求及び初期起
動要求を夫々監視している(104,105 )。
あるパスで初期起動要求が検出されると、他の全てのパ
スのビジーFFがセットされ(10B)、そのパスとの
結合が行われてインタフェース制御回路16を介して記
憶装W30、31との間で入出力処理の実行が行われる
(107)。
この間において、他のバスに初期起動要求が発生すると
、使用中報告回路12.13におけるビジーFFにより
使用中の報告がなされ、対応するビジーヒストリーFF
がセットされる。
入出力処理が終了して次の初期起動要求が受信可能にな
ると、ビジーヒストリFFの値が参照され(102 )
 、その値に応じてREQINFFがセットされる(1
03)。このREQINFFのセットに応答してREQ
 IN信号がアクティブとなるから、このREQ IN
信号に応答してIOC起動シーケンスが開始される。こ
のとき、ビジーヒストリFFがセットされていれば(1
0g) 、I?EQ IN  F Fがリセットさt’
L (109 ) 、他の全てのバスのビジーFFがセ
ットされ(110)で、対応チャネルとの結合が行われ
、制御装置終了報告が行われる(111 )。
そして、ビジーヒストリFFのリセットが行われ(11
2 ) 、L,かる後に予め設定されたタイマ値Tの間
はパスが切替えられることなく、当該パス上での初期起
動要求が監視される(113)。この期間Tの間に初期
起動要求が検出されると、当該パスとの結合が行われ、
検出されなければ、全パスのビジーFFがリセットされ
(110 ) 、切替回路11にてパスを順次切替えつ
つ(lot)チャネル20.21からのIOc機構要求
及び初期起動要求の監視がなされることになる(104
, 105 )。
この様に、制御装置終了報告を行ったバスに対してある
一定期間Tの間だけは、そのパスからの起動要求のみを
受付けることにより、前述したデッドロックを抑圧する
と共に、更に起動再発行が一時的に遅延したときには、
他のパスの起動要求を受付け得るようにすることにより
、周辺制御装置のオーバヘッドをなくして有効利用を図
ることができるのである。
発明の効果 以上述べた如く、本発明によれば、制御装置終了を報告
したチャネルインタフェースに接続されたチャネルによ
り再発行された起動を最優先して処理しつつ、起動の再
発行が一時的に遅延した場合の周辺制御装置のオーバヘ
ッドを抑止できるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のシステムブロック図、第2図
は本発明の実施例の動作フローチャートである。 主要部分の符号の説明 20.21・・・・・・チャネル 10・・・・・・マイクロプロセッサ 11・・・・・・切替回路

Claims (1)

    【特許請求の範囲】
  1. (1)複数のチャネルインタフェースに接続され、前記
    チャネルインタフェースからの起動要求が処理不可能な
    ときに制御装置使用中を当該チャネルインタフェースへ
    報告し、前記起動要求の処理が可能になったときに制御
    装置終了を報告するよう構成された周辺制御装置であっ
    て、前記制御装置終了の報告から予め定められた一定時
    間だけはその報告を行ったチャネルインタフェースから
    の起動要求のみを受付ける手段を有することを特徴とす
    る周辺制御装置。
JP15926889A 1989-06-21 1989-06-21 周辺制御装置 Pending JPH0324659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15926889A JPH0324659A (ja) 1989-06-21 1989-06-21 周辺制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15926889A JPH0324659A (ja) 1989-06-21 1989-06-21 周辺制御装置

Publications (1)

Publication Number Publication Date
JPH0324659A true JPH0324659A (ja) 1991-02-01

Family

ID=15690063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15926889A Pending JPH0324659A (ja) 1989-06-21 1989-06-21 周辺制御装置

Country Status (1)

Country Link
JP (1) JPH0324659A (ja)

Similar Documents

Publication Publication Date Title
JPH0324659A (ja) 周辺制御装置
JP2002207691A (ja) データ転送制御装置
JPH02173854A (ja) 周辺制御装置
JPH0578925A (ja) 通信制御方法
JPH0331956A (ja) 周辺制御装置
JP2000312244A (ja) ネットワークインタフェース切替方法およびその装置、その記録媒体
JPS629418A (ja) タイマ制御方式
JP2541686B2 (ja) 入出力制御方法
JP2836591B2 (ja) プロセッサ間バス伝送方法及びプロセッサ間バス伝送システム
JPH07219887A (ja) Dma転送制御装置
JP2000029850A (ja) オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法
JPH08123742A (ja) リトライ制御装置
JPH06149686A (ja) チャネル割込制御方式
JPS593530A (ja) I/o制御装置
JPS58144964A (ja) マルチプロセツサシステム
JPH07234802A (ja) モジュール切替制御方式
JPS5911426A (ja) デ−タ処理システム
JPH05158864A (ja) Dma制御装置
JPS62145448A (ja) 端末のタイム・アウト回避方式
JPS62143154A (ja) 入出力制御装置
JP2002222161A (ja) 半導体装置、及びデータ転送方法
JPH0468457A (ja) ネットワーク管理システムのマネージャ装置
JPH0535460B2 (ja)
JPS5911428A (ja) 入出力制御装置
JPH05189358A (ja) スモール・コンピュータ・システム・インタフェース制御方式