JPH0331956A - 周辺制御装置 - Google Patents

周辺制御装置

Info

Publication number
JPH0331956A
JPH0331956A JP16620389A JP16620389A JPH0331956A JP H0331956 A JPH0331956 A JP H0331956A JP 16620389 A JP16620389 A JP 16620389A JP 16620389 A JP16620389 A JP 16620389A JP H0331956 A JPH0331956 A JP H0331956A
Authority
JP
Japan
Prior art keywords
busy
activation request
report
channel
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16620389A
Other languages
English (en)
Inventor
Mitsujirou Uchida
内田 密次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16620389A priority Critical patent/JPH0331956A/ja
Publication of JPH0331956A publication Critical patent/JPH0331956A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は周辺制御装置に関し、特に複数のチャネルイン
タフェースが接続されている周辺制御装置における結合
優先制御に関する。
従来技術 従来、この種の周辺制御装置においては、複数のチャネ
ルインタフェースのうち起動要求が最も早く送られてき
たものと結合しており、他のチャネルインタフェースに
は制御装置使用中の報告がなされていた。
たとえば、この周辺制御装置に2本のチャネルインタフ
ェース(以下パス1.バス2とする)が接続されている
とすると、パス1と結合している間に送られてきたバス
2からの起動要求は制御装置使用中の報告により拒否さ
れる。
この後、該装置とパス1との結合が解けて新たな起動要
求を受理できるようになると、バス2に制御装置終了が
報告され、パス1,2のうち起動要求を早く送ってきた
ほうのパスと結合していた。
しかしながら、制御装置終了の報告はチャネルにおいて
非同期報告として受取られ、この制御装置終了の報告が
制御計算機のソフトウェアによって検知されてから、以
前に制御装置使用中の報告によって拒否された起動要求
が再発行されているため、バス2において該起動要求が
再発行されるまでの時間内にバス1からの起動要求が発
行されると、周辺制御装置はバス1と結合してしまい、
バス2から再発行された起動要求に対して再び制御装置
使用中が報告されることになるという問題があった。
また、制御装置終了の報告も周辺制御装置によって開始
された起動シーケンスを経てチャネルインタフェースと
結合するため、はなはだしい場合には、バス1への制御
装置終了の報告を行っているときにバス2から再発行さ
れた起動要求に対して制御装置使用中の報告を行い、つ
いでバス2への制御装置終了の報告を行っているときに
バス1から再発行された起動要求に対して制御装置使用
中の報告を行うというシーケンスが繰返されることによ
り、入出力処理が行えなくなってしまうことかあるとい
う問題があった。
発明の目的 本発明は上記のような従来のものの問題点を除去すべく
なされたもので、入出力命令を効率よく処理することが
できる周辺制御装置の提供を目的とする。
発明の構成 本発明による周辺制御装置は、複数のチャネルインタフ
ェースに接続され、前記チャネルインタフェースからの
起動要求の受付けが不可のときに該チャネルインタフェ
ースに使用中報告を行い、前記起動要求の受付けが可能
となったときに使用可能報告を行う周辺制御装置であっ
て、前記使用可能報告を行ったチャネルインタフェース
からの起動要求を優先的に受付けるよう制御する制御手
段を設けたことを特徴とする。
実施例 次に、本発明の一実施例について図面を参!!Q Lで
説明する。
第1図は本発明の一実施例のIN戊を示すブロック図で
ある。図において、周辺制御装置1内の各部はマイクロ
プロセッサ10のマイクロプログラム制御により動作し
ている。
切替回路11はマイクロプロセッサ10の制御により、
インタフェース制御回路16を介して行われる記憶装置
4.5へのチャネル2,3の接続を切替えている。
使用中報告回路12.13には夫々マイクロプロセッサ
10によりセット/リセットが可能なビジーF/F (
フリップフロップ;図示せず)と、マイクロプロセッサ
10により参照/リセ・ソトが可能なビジーヒストリF
/F (図示せず)とが設けられており、使用中報告回
路12.13はビジーF/Fが1゛の間、チャネル2.
3からの初期起動に対して制御装置使用中を報告し、ビ
ジーヒストリF/Fを“1″にセットする。
リクエストイン(RrEQ IN) F/F 14.1
5はマイクロプロセッサ10によりセット/リセットが
可能で、リクエストインF/F1.4.15がセットさ
れている間、チャネル2.3へのリクエストイン信号が
アクティブとなる。
チャネル2.3ではそのリクエストイン信号を検出する
と、IOC起動により周辺制御装置1と結合することが
できる。すなわち、チャネル2゜3からの初期起動によ
り周辺制御装置1と該チャネル2,3とが結合されてか
ら、ンーク命令などのためにいったん周辺制御装置1と
該チャネル23との結合が解かれても、該チャネル2.
3はIOC起動により再度周辺制御装置1と結合するこ
とができる。
第2図は本発明の一実施例の動作を示すフローチャート
である。これら第1図および第2図を用いて本発明の一
実施例の動作について説明する。
マイクロプロセッサ10は通常、チャネル23からのバ
ス各々に対応するビジーF/Fをリセットしく第2図ス
テップ21)、切替回路11でチャネル2,3からのバ
スを切替えながら(第2図ステップ22)、チャネル2
.3からのIOC起動要求(第2図ステップ25)およ
び初期起動要求(第2図ステップ26)を監視している
マイクロプロセッサ10はあるバスで初期起動要求を検
出すると、他のすべてのバスのビジーF/Fをセットし
く第2図ステップ27)、そのバスのチャネルと結合し
てインタフェース制御回路16を介して記憶装置4,5
との間で入出力処理を実行する(第2図ステップ28)
たとえば、マイクロプロセッサ10はチャネル2からの
初期起動要求を検出すると、チャネル3に対応する使用
中報告回路13のビジーF/Fをセットし、切替回路1
1を切替えることによりチャネル2と結合してインタフ
ェース制御回路16を介して記憶装置4,5との間で入
出力処理を実行する。
この間に、他のバスで初期起動要求があると、ビジーF
/Fがセットされている使用中報告回路12.13が制
御装置使用中の報告を行い、ビジーヒストリF/Fを“
1″にセットする。
この入出力処理が終了して次の初期起動要求が受信可能
になると、マイクロプロセッサ1は使用中報告回路12
.13内のビジーヒストリF/Fの値にしたがって(第
2図ステップ23)、対応するリクエストイン信号F1
4,15をセットしく第2図ステップ24)、該当する
バスのチャネル2,3へのリクエストイン信号をアクテ
ィブにする。
チャネル2,3がリクエストイン信号に応答してIOC
起動要求を行うと、マイクロプロセッサ10はビジーヒ
ストリF/Fが1”であれば(第2図ステップ2つ)、
リクエストイン信号F14.15をリセットしく第2図
ステ・ノブ30)、他のすべてのバスのビジーF/Fを
セットする(第2図ステップ31)。
この後に、該当するバスのチャネル2,3と結合して制
御装置終了の報告を行い(第2図ステ・ノブ32)、ビ
ジーヒストリF/Fをリセ・ソトした後に(第2図ステ
ップ33)、バスを切替えることなく当該バス上で初期
起動要求があるか否かを監視する(第2図ステップ34
)。
マイクロプロセッサ10は当該ノくス上で初期起動要求
を検出すると、当該バスのチャネルと結合してインタフ
ェース制御回路16を介して記憶装置4,5との間で入
出力処理を実行する(第2図ステップ28)。
チャネル2.3がリクエストイン信号(こ応答してIO
C起動要求を行ったとき、マイクロプロセッサ10はビ
ジーヒストリF/Fが“0°であれば(第2図ステップ
2つ)、他の処理に移行する。
このように、制御装置終了の報告が行われたバスのチャ
ネルから再発行された起動要求を優先的に受付けるよう
にマイクロプロセッサ10により制御するようにするこ
とによって、当該バスのチャネルが再発行する起動要求
を確実に処理することができるため、複数のチャネルイ
ンタフェース上で制御装置使用中と制御装置終了とを交
互に報告することがなくなる。
よって、チャネル2.3からの入出力命令を効率よく処
理することができる。
発明の詳細 な説明したように本発明によれば、周辺制御装置におい
て起動要求の受付けが可能となったことを示す使用可能
報告を行ったチャネルインタフェースからの起動要求を
優先的に受付けるよう制御するようにすることによって
、入出力命令を効率よく処理することができるという効
果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すプロ・ソク図、
第2図は本発明の一実施例の動作を示すフローチャート
である。 主要部分の符号の説明 1・・・・・・周辺制御装置 2.3・・・・・・チャネル 4.5・・・・・・記憶装置 10・・・・・・マイクロプロセッサ 11・・・・・・切替回路

Claims (1)

    【特許請求の範囲】
  1. (1)複数のチャネルインタフェースに接続され、前記
    チャネルインタフェースからの起動要求の受付けが不可
    のときに該チャネルインタフェースに使用中報告を行い
    、前記起動要求の受付けが可能となったときに使用可能
    報告を行う周辺制御装置であって、前記使用可能報告を
    行ったチャネルインタフェースからの起動要求を優先的
    に受付けるよう制御する制御手段を設けたことを特徴と
    する周辺制御装置。
JP16620389A 1989-06-28 1989-06-28 周辺制御装置 Pending JPH0331956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16620389A JPH0331956A (ja) 1989-06-28 1989-06-28 周辺制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16620389A JPH0331956A (ja) 1989-06-28 1989-06-28 周辺制御装置

Publications (1)

Publication Number Publication Date
JPH0331956A true JPH0331956A (ja) 1991-02-12

Family

ID=15827005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16620389A Pending JPH0331956A (ja) 1989-06-28 1989-06-28 周辺制御装置

Country Status (1)

Country Link
JP (1) JPH0331956A (ja)

Similar Documents

Publication Publication Date Title
JPH03123952A (ja) アービトレーシヨンを制御するための方法及び装置
JPS5826573B2 (ja) コンピユ−タ・システム
JPH0331956A (ja) 周辺制御装置
JPS61281346A (ja) イニシヤル・プログラム・ロ−ド方式
JPH0324659A (ja) 周辺制御装置
JPH02173854A (ja) 周辺制御装置
JP2000312244A (ja) ネットワークインタフェース切替方法およびその装置、その記録媒体
JPH0887421A (ja) プロセス切換方法およびプロセス切換システム
JPS584365B2 (ja) リセツト制御システム
JPS595331A (ja) 磁気デイスク・サブシステムにおける待ち合せ方式
JPS59119430A (ja) 入出力制御装置
JP2541686B2 (ja) 入出力制御方法
JPS5911428A (ja) 入出力制御装置
JPH0831077B2 (ja) 入出力サブシステムのチャネルパス負荷率均等化方法
JPS62204354A (ja) 入出力命令制御方式
JPH05342021A (ja) マルチタスク計算機
JPH05189358A (ja) スモール・コンピュータ・システム・インタフェース制御方式
JPH02282855A (ja) Dma転送制御方法
JPH0228866A (ja) ログイン切替え方式
JPH0468457A (ja) ネットワーク管理システムのマネージャ装置
JPH05113937A (ja) 通信制御装置
JPH03250350A (ja) データ通信システムにおける物理/論理通信路一括確立方式
JPH04262443A (ja) 情報処理装置
JPS5911426A (ja) デ−タ処理システム
JPH05135117A (ja) 会話型システムのマンマシンインターフエース方式