JPH04262443A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04262443A JPH04262443A JP4425191A JP4425191A JPH04262443A JP H04262443 A JPH04262443 A JP H04262443A JP 4425191 A JP4425191 A JP 4425191A JP 4425191 A JP4425191 A JP 4425191A JP H04262443 A JPH04262443 A JP H04262443A
- Authority
- JP
- Japan
- Prior art keywords
- input
- initial status
- adapter
- processing unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 230000001629 suppression Effects 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理における中央
演算処理装置と入出力処理装置とのプロセッサ間通信に
利用する。本発明は、中央演算処理装置の命令実行時間
を短縮し性能を向上させることができる情報処理装置に
関する。
演算処理装置と入出力処理装置とのプロセッサ間通信に
利用する。本発明は、中央演算処理装置の命令実行時間
を短縮し性能を向上させることができる情報処理装置に
関する。
【０００２】
【従来の技術】従来、中央演算処理装置が入出力処理装
置に対して入出力動作の開始を指示する際、入出力処理
装置が配下のアダプタからの初期ステータスの応答を返
すまで次の命令に実行を移すことができなかった。
置に対して入出力動作の開始を指示する際、入出力処理
装置が配下のアダプタからの初期ステータスの応答を返
すまで次の命令に実行を移すことができなかった。
【０００３】
【発明が解決しようとする課題】従来のプロセッサ間通
信においては、中央演算処理装置が入出力処理装置に対
して入出力動作の開始を指示する際、入出力処理装置配
下のアダプタからの初期ステータスの応答を返すまでは
次の命令に実行を移すことができないため、中央演算処
理装置の性能が低下する問題があった。
信においては、中央演算処理装置が入出力処理装置に対
して入出力動作の開始を指示する際、入出力処理装置配
下のアダプタからの初期ステータスの応答を返すまでは
次の命令に実行を移すことができないため、中央演算処
理装置の性能が低下する問題があった。
【０００４】本発明はこのような問題を解決するもので
、入出力処理装置配下のアダプタからの初期ステータス
を返すまで命令実行を待たずに次の命令を実行すること
ができる装置を提供することを目的とする。
、入出力処理装置配下のアダプタからの初期ステータス
を返すまで命令実行を待たずに次の命令を実行すること
ができる装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、システムバス
を介して中央演算処理装置および主記憶装置に接続され
た入出力処理装置が入出力バスを介して複数のアダプタ
に接続され、前記入出力処理装置に、前記システムバス
とのインタフェースを制御するシステムバスインタフェ
ース制御部と、前記入出力バスとのインタフェースを制
御する入出力バスインタフェース制御部とを備えた情報
処理装置において、前記入出力処理装置に、前記中央演
算処理装置が入出力動作の開始を指示したときに、前記
アダプタからの初期ステータスの予想値を生成する初期
ステータス生成部を設け、前記アダプタからの初期ステ
ータスと前記アダプタからの初期ステータスの予想値と
を比較する初期ステータス比較部を備えたことを特徴と
する。前記システムバスインタフェース制御部に、前記
アダプタからの初期ステータスと前記アダプタからの初
期ステータスの予想値とが不一致のときに前記中央演算
処理装置に割り込みを発生する手段と、前記主記憶装置
に前記アダプタからの初期ステータスおよび予想値を書
き込む手段と、前記アダプタからの初期ステータスと前
記初期ステータスの予想値とが不一致であるときに前記
アダプタからの初期ステータスにより入出力動作に移る
ことを抑止するか否かを判定する入出力動作抑止判定部
とを含み、前記主記憶装置に、前記中央演算処理装置お
よび前記入出力処理装置に前記予想値を授受するための
共通アクセス領域を含むことが望ましい。
を介して中央演算処理装置および主記憶装置に接続され
た入出力処理装置が入出力バスを介して複数のアダプタ
に接続され、前記入出力処理装置に、前記システムバス
とのインタフェースを制御するシステムバスインタフェ
ース制御部と、前記入出力バスとのインタフェースを制
御する入出力バスインタフェース制御部とを備えた情報
処理装置において、前記入出力処理装置に、前記中央演
算処理装置が入出力動作の開始を指示したときに、前記
アダプタからの初期ステータスの予想値を生成する初期
ステータス生成部を設け、前記アダプタからの初期ステ
ータスと前記アダプタからの初期ステータスの予想値と
を比較する初期ステータス比較部を備えたことを特徴と
する。前記システムバスインタフェース制御部に、前記
アダプタからの初期ステータスと前記アダプタからの初
期ステータスの予想値とが不一致のときに前記中央演算
処理装置に割り込みを発生する手段と、前記主記憶装置
に前記アダプタからの初期ステータスおよび予想値を書
き込む手段と、前記アダプタからの初期ステータスと前
記初期ステータスの予想値とが不一致であるときに前記
アダプタからの初期ステータスにより入出力動作に移る
ことを抑止するか否かを判定する入出力動作抑止判定部
とを含み、前記主記憶装置に、前記中央演算処理装置お
よび前記入出力処理装置に前記予想値を授受するための
共通アクセス領域を含むことが望ましい。
【０００６】
【作用】入出力処理装置が中央演算処理装置から入出力
動作の開始指示を受けたときに、配下のアダプタからの
初期ステータスの予想値を生成し、主記憶装置にその予
想値を書き込む。次いで、入出力処理装置配下のアダプ
タからの初期ステータスと書き込んだ予想値とを比較し
、一致すれば処理を継続させる。大部分の場合は一致す
るので、アダプタからの初期ステータス報告を待つこと
なく処理をすすめることができる。
動作の開始指示を受けたときに、配下のアダプタからの
初期ステータスの予想値を生成し、主記憶装置にその予
想値を書き込む。次いで、入出力処理装置配下のアダプ
タからの初期ステータスと書き込んだ予想値とを比較し
、一致すれば処理を継続させる。大部分の場合は一致す
るので、アダプタからの初期ステータス報告を待つこと
なく処理をすすめることができる。
【０００７】不一致であれは異常処理に移行する。この
ときは第一の方法として、中央演算処理装置に割り込み
を発生するとともに、主記憶装置に初期ステータスの予
想値ではなく入出力処理装置配下のアダプタからの初期
ステータスを書き込む。中央演算処理装置が主記憶装置
に書き込まれた初期ステータスを読み出し、その初期ス
テータスにより次の命令を実行する。
ときは第一の方法として、中央演算処理装置に割り込み
を発生するとともに、主記憶装置に初期ステータスの予
想値ではなく入出力処理装置配下のアダプタからの初期
ステータスを書き込む。中央演算処理装置が主記憶装置
に書き込まれた初期ステータスを読み出し、その初期ス
テータスにより次の命令を実行する。
【０００８】比較の結果一致している場合にはそのまま
実行中の命令を継続する。不一致であれば第二の方法と
して、アダプタからの初期ステータスと初期ステータス
の予想値とが不一致であるときにアダプタからの初期ス
テータスにより入出力動作に移ることを抑止するか否か
を判定する。このように、入出力処理装置配下のアダプ
タからの初期ステータスの予想値を初期ステータスとし
て判断し、次の演算処理命令の実行に移ることにより、
配下のアダプタからの初期ステータスを返すまで命令実
行を待つことなく次の命令を実行することができ、中央
演算処理装置の命令実行時間を短縮することができる。
実行中の命令を継続する。不一致であれば第二の方法と
して、アダプタからの初期ステータスと初期ステータス
の予想値とが不一致であるときにアダプタからの初期ス
テータスにより入出力動作に移ることを抑止するか否か
を判定する。このように、入出力処理装置配下のアダプ
タからの初期ステータスの予想値を初期ステータスとし
て判断し、次の演算処理命令の実行に移ることにより、
配下のアダプタからの初期ステータスを返すまで命令実
行を待つことなく次の命令を実行することができ、中央
演算処理装置の命令実行時間を短縮することができる。
【０００９】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例に係る全体構成を示す図である
。
る。図１は本発明実施例に係る全体構成を示す図である
。
【００１０】（第一実施例）図２は本発明第一実施例に
係る入出力処理装置の構成を示すブロック図である。
係る入出力処理装置の構成を示すブロック図である。
【００１１】本発明第一実施例は、システムバス５を介
して中央演算処理装置１および主記憶装置３に接続され
た入出力処理装置２が入出力バス６を介して複数のアダ
プタ４ａ 、４ｂ 、４ｃ に接続され、入出力処理装
置２に、システムバス５とのインタフェースを制御する
システムバスインタフェース制御部７と、入出力バス６
とのインタフェースを制御する入出力バスインタフェー
ス制御部８とを備え、さらに、本発明の特徴として、入
出力処理装置２に、中央演算処理装置１が入出力動作の
開始を指示したときに、アダプタ４ａ 、４ｂ 、４ｃ
からの初期ステータスの予想値を生成する初期ステー
タス生成部１０を設け、アダプタ４ａ 、４ｂ 、４ｃ
からの初期ステータスと前記アダプタ４ａ 、４ｂ
、４ｃ からの初期ステータスの予想値とを比較する初
期ステータス比較部９とを備え、システムバスインタフ
ェース制御部７に、アダプタ４ａ 、４ｂ 、４ｃ か
らの初期ステータスとアダプタ４ａ 、４ｂ 、４ｃ
からの初期ステータスの予想値とが不一致のときに中央
演算処理装置１に割り込みを発生する手段と、主記憶装
置３に前記アダプタからの初期ステータスおよび予想値
を書き込む手段とを含む。
して中央演算処理装置１および主記憶装置３に接続され
た入出力処理装置２が入出力バス６を介して複数のアダ
プタ４ａ 、４ｂ 、４ｃ に接続され、入出力処理装
置２に、システムバス５とのインタフェースを制御する
システムバスインタフェース制御部７と、入出力バス６
とのインタフェースを制御する入出力バスインタフェー
ス制御部８とを備え、さらに、本発明の特徴として、入
出力処理装置２に、中央演算処理装置１が入出力動作の
開始を指示したときに、アダプタ４ａ 、４ｂ 、４ｃ
からの初期ステータスの予想値を生成する初期ステー
タス生成部１０を設け、アダプタ４ａ 、４ｂ 、４ｃ
からの初期ステータスと前記アダプタ４ａ 、４ｂ
、４ｃ からの初期ステータスの予想値とを比較する初
期ステータス比較部９とを備え、システムバスインタフ
ェース制御部７に、アダプタ４ａ 、４ｂ 、４ｃ か
らの初期ステータスとアダプタ４ａ 、４ｂ 、４ｃ
からの初期ステータスの予想値とが不一致のときに中央
演算処理装置１に割り込みを発生する手段と、主記憶装
置３に前記アダプタからの初期ステータスおよび予想値
を書き込む手段とを含む。
【００１２】また、前記主記憶装置３には、中央演算処
理装置１および入出力処理装置２に前記予想値を授受す
るための共通アクセス領域を含む。
理装置１および入出力処理装置２に前記予想値を授受す
るための共通アクセス領域を含む。
【００１３】次に、このように構成された本発明第一実
施例の動作について説明する。
施例の動作について説明する。
【００１４】プロセッサ間通信で中央演算処理装置１か
ら入出力処理装置２に対して入出力動作の開始が指示さ
れると、入出力処理装置２の初期ステータス生成部１０
がアダプタ４ａ からの初期ステータスの予想値を生成
し、システムバスインタフェース制御部７が主記憶装置
３内の中央演算処理装置１と入出力処理装置２との共通
アクセス領域にアダプタ４ａ からの初期ステータスの
予想値をシステムバス５を介して書き込む。
ら入出力処理装置２に対して入出力動作の開始が指示さ
れると、入出力処理装置２の初期ステータス生成部１０
がアダプタ４ａ からの初期ステータスの予想値を生成
し、システムバスインタフェース制御部７が主記憶装置
３内の中央演算処理装置１と入出力処理装置２との共通
アクセス領域にアダプタ４ａ からの初期ステータスの
予想値をシステムバス５を介して書き込む。
【００１５】中央演算処理装置１は、主記憶装置３の共
通アクセス領域にアダプタ４ａ からの初期ステータス
の予想値を読み取り、その初期ステータスの予想値をア
ダプタ４ａ からの初期ステータスとみなして次の命令
の実行に移る。すなわち、図３に示すように中央演算処
理装置１は、入出力処理装置配下のアダプタ４ａ から
の応答を待たずに次の命令の実行に移る。
通アクセス領域にアダプタ４ａ からの初期ステータス
の予想値を読み取り、その初期ステータスの予想値をア
ダプタ４ａ からの初期ステータスとみなして次の命令
の実行に移る。すなわち、図３に示すように中央演算処
理装置１は、入出力処理装置配下のアダプタ４ａ から
の応答を待たずに次の命令の実行に移る。
【００１６】入出力処理装置２の入出力バスインタフェ
ース制御部８は、アダプタ４ａ からの初期ステータス
を受理し、初期ステータス比較部９がその初期ステータ
スと初期ステータス生成部１０で生成された初期ステー
タスの予想値とを比較する。比較の結果、不一致であれ
ば入出力処理装置２は、中央演算処理装置１に割り込み
を発生するとともに、主記憶装置３内の共通アクセス領
域に、初期ステータスの予想値ではなく入出力処理装置
２配下のアダプタ４ａ からの初期ステータスを書き込
む。 入出力処理装置２からの割り込みを検出した中央演算処
理装置１は、主記憶装置３内の共通アクセス領域に、入
出力処理装置２配下のアダプタ４ａ からの初期ステー
タスを読み出し、その初期ステータスにより次の命令の
実行に移る。
ース制御部８は、アダプタ４ａ からの初期ステータス
を受理し、初期ステータス比較部９がその初期ステータ
スと初期ステータス生成部１０で生成された初期ステー
タスの予想値とを比較する。比較の結果、不一致であれ
ば入出力処理装置２は、中央演算処理装置１に割り込み
を発生するとともに、主記憶装置３内の共通アクセス領
域に、初期ステータスの予想値ではなく入出力処理装置
２配下のアダプタ４ａ からの初期ステータスを書き込
む。 入出力処理装置２からの割り込みを検出した中央演算処
理装置１は、主記憶装置３内の共通アクセス領域に、入
出力処理装置２配下のアダプタ４ａ からの初期ステー
タスを読み出し、その初期ステータスにより次の命令の
実行に移る。
【００１７】アダプタ４ａ からの初期ステータスと入
出力処理装置２で生成された初期ステータスの予想値と
が一致していれば、中央演算処理装置１はそのまま実行
中の命令を継続する。
出力処理装置２で生成された初期ステータスの予想値と
が一致していれば、中央演算処理装置１はそのまま実行
中の命令を継続する。
【００１８】図３は上述した動作の流れを示したもので
、■は中央演算処理装置１から入出力処理装置２への入
出力動作指示、■は入出力処理装置２からアダプタ４ａ
、４ｂ 、４ｃ への入出力動作指示、■はアダプタ
４ａ 、４ｂ 、４ｃ から入出力処理装置２への初期
ステータス報告、■は入出力処理装置２から中央演算処
理装置１への初期ステータス報告、■は入出力処理装置
２から中央演算処理装置１への初期ステータス予想値の
報告をそれぞれ示す。
、■は中央演算処理装置１から入出力処理装置２への入
出力動作指示、■は入出力処理装置２からアダプタ４ａ
、４ｂ 、４ｃ への入出力動作指示、■はアダプタ
４ａ 、４ｂ 、４ｃ から入出力処理装置２への初期
ステータス報告、■は入出力処理装置２から中央演算処
理装置１への初期ステータス報告、■は入出力処理装置
２から中央演算処理装置１への初期ステータス予想値の
報告をそれぞれ示す。
【００１９】（第二実施例）図４は本発明第二実施例の
構成を示すブロック図である。
構成を示すブロック図である。
【００２０】本発明第二実施例は、第一実施例の構成に
加えて、入出力処理装置２のシステムバスインタフェー
ス制御部７に、アダプタ４ａ 、４ｂ 、４ｃ からの
初期ステータスと初期ステータスの予想値とが不一致の
ときにアダプタ４ａ 、４ｂ 、４ｃ からの初期ステ
ータスにより入出力動作に移ることを抑止するか否かを
判定する入出力動作抑止判定部１１が接続される。
加えて、入出力処理装置２のシステムバスインタフェー
ス制御部７に、アダプタ４ａ 、４ｂ 、４ｃ からの
初期ステータスと初期ステータスの予想値とが不一致の
ときにアダプタ４ａ 、４ｂ 、４ｃ からの初期ステ
ータスにより入出力動作に移ることを抑止するか否かを
判定する入出力動作抑止判定部１１が接続される。
【００２１】このように構成された本発明第二実施例は
、入出力処理装置２配下のアダプタ４ａ からの初期ス
テータスの予想値と初期ステータスとを初期ステータス
比較部９で比較し、不一致であり、かつアダプタ４ａ
からの初期ステータスが動作可能であることを示す初期
ステータスである場合に、中央演算処理装置１が他の入
出力処理装置配下のアダプタ４ｂ に対して入出力動作
の開始を指示し、アダプタ４ｂ が動作可能である場合
にはアダプタ４ａ が入出力動作に移ることを抑止する
か否かを入出力動作抑止判定部１１が判定する。この入
出力動作抑止判定部１１によりアダプタ４ａ が抑止さ
れたときには、他のアダプタ４ｂ は入出力動作を開始
する。アダプタ４ａ が抑止されない場合には、他のア
ダプタ４ｂ の入出力動作の開始が抑止され、アダプタ
４ａ の入出力動作が開始される。
、入出力処理装置２配下のアダプタ４ａ からの初期ス
テータスの予想値と初期ステータスとを初期ステータス
比較部９で比較し、不一致であり、かつアダプタ４ａ
からの初期ステータスが動作可能であることを示す初期
ステータスである場合に、中央演算処理装置１が他の入
出力処理装置配下のアダプタ４ｂ に対して入出力動作
の開始を指示し、アダプタ４ｂ が動作可能である場合
にはアダプタ４ａ が入出力動作に移ることを抑止する
か否かを入出力動作抑止判定部１１が判定する。この入
出力動作抑止判定部１１によりアダプタ４ａ が抑止さ
れたときには、他のアダプタ４ｂ は入出力動作を開始
する。アダプタ４ａ が抑止されない場合には、他のア
ダプタ４ｂ の入出力動作の開始が抑止され、アダプタ
４ａ の入出力動作が開始される。
【００２２】
【発明の効果】以上説明したように本発明によれば、中
央演算処理装置が入出力処理装置配下のアダプタからの
初期ステータスの予想値を初期ステータスとして判断し
、次の演算処理命令の実行に移ることができるために、
実際の入出力処理装置配下のアダプタからの初期ステー
タスを返すまで命令実行を待つことなく次の命令を実行
することができ、中央演算処理装置の命令実行時間を大
幅に短縮して性能向上を図ることができる効果がある。
央演算処理装置が入出力処理装置配下のアダプタからの
初期ステータスの予想値を初期ステータスとして判断し
、次の演算処理命令の実行に移ることができるために、
実際の入出力処理装置配下のアダプタからの初期ステー
タスを返すまで命令実行を待つことなく次の命令を実行
することができ、中央演算処理装置の命令実行時間を大
幅に短縮して性能向上を図ることができる効果がある。
【図１】 本発明実施例に係る全体構成を示すブロッ
ク図。
ク図。
【図２】 本発明第一実施例に係る入出力処理装置の
構成を示すブロック図。
構成を示すブロック図。
【図３】 本発明第一実施例に係る入出力処理装置の
動作フローを示す図。
動作フローを示す図。
【図４】 本発明第二実施例に係る入出力処理装置の
構成を示すブロック図。
構成を示すブロック図。
１ 中央演算処理装置
２ 入出力処理装置
３ 主記憶装置
４ａ 、４ｂ 、４ｃ アダプタ５ シ
ステムバス ６ 入出力バス ７ システムバスインタフェース制御部８
入出力バスインタフェース制御部９ 初期ステ
ータス比較部 １０ 初期ステータス生成部 １１ 入出力動作抑止判定部
ステムバス ６ 入出力バス ７ システムバスインタフェース制御部８
入出力バスインタフェース制御部９ 初期ステ
ータス比較部 １０ 初期ステータス生成部 １１ 入出力動作抑止判定部
Claims (4)
- 【請求項１】 システムバスを介して中央演算処理装
置および主記憶装置に接続された入出力処理装置が入出
力バスを介して複数のアダプタに接続され、前記入出力
処理装置に、前記システムバスとのインタフェースを制
御するシステムバスインタフェース制御部と、前記入出
力バスとのインタフェースを制御する入出力バスインタ
フェース制御部とを備えた情報処理装置において、前記
入出力処理装置に、前記中央演算処理装置が入出力動作
の開始を指示したときに、前記アダプタからの初期ステ
ータスの予想値を生成する初期ステータス生成部を設け
、前記アダプタからの初期ステータスと前記アダプタか
らの初期ステータスの予想値とを比較する初期ステータ
ス比較部を備えたことを特徴とする情報処理装置。 - 【請求項２】 前記システムバスインタフェース制御
部に、前記アダプタからの初期ステータスと前記アダプ
タからの初期ステータスの予想値とが不一致のときに前
記中央演算処理装置に割り込みを発生する手段と、前記
主記憶装置に前記アダプタからの初期ステータスおよび
予想値を書き込む手段とを含む請求項１記載の情報処理
装置。 - 【請求項３】 前記システムバスインタフェース制御
部に、前記アダプタからの初期ステータスと前記初期ス
テータスの予想値とが不一致であるときに前記アダプタ
からの初期ステータスにより入出力動作に移ることを抑
止するか否かを判定する入出力動作抑止判定部を含む請
求項１記載の情報処理装置。 - 【請求項４】 前記主記憶装置に、前記中央演算処理
装置および前記入出力処理装置に前記予想値を授受する
ための共通アクセス領域を含む請求項１または２記載の
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4425191A JPH04262443A (ja) | 1991-02-15 | 1991-02-15 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4425191A JPH04262443A (ja) | 1991-02-15 | 1991-02-15 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262443A true JPH04262443A (ja) | 1992-09-17 |
Family
ID=12686311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4425191A Pending JPH04262443A (ja) | 1991-02-15 | 1991-02-15 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262443A (ja) |
-
1991
- 1991-02-15 JP JP4425191A patent/JPH04262443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04262443A (ja) | 情報処理装置 | |
| JP2708636B2 (ja) | 情報処理装置の保守制御方法 | |
| JP2503318B2 (ja) | 文字入出力制御方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS584365B2 (ja) | リセツト制御システム | |
| JPH01133107A (ja) | シーケンスコントローラ | |
| JPS59106054A (ja) | 情報処理システム | |
| JPH05127944A (ja) | 端末制御デバツグシステム | |
| JPH0418658A (ja) | 機能分散型計算機システム | |
| JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
| JPH0365735A (ja) | 診断処理代行方式 | |
| JPS59194251A (ja) | デ−タ処理装置の診断方式 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPS6148044A (ja) | 処理装置の診断方式 | |
| JPH01255932A (ja) | 命令処理装置 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPH01312658A (ja) | 計算機システム | |
| JPS60178543A (ja) | 割込み制御方式 | |
| JPH0588927A (ja) | 割込み制御方式 | |
| JPH05324587A (ja) | 高速パイプライン処理装置 | |
| JPH0795296B2 (ja) | データ処理システムにおける情報共有処理方式 | |
| JPS6180446A (ja) | 機器構成認識方式 | |
| JPS62263544A (ja) | 擬似故障による評価方式 | |
| JPS5953902A (ja) | 制御装置 |