JPH03245671A - 画像編集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複写機出力部に接続されるに最適の複写機用画
像編集装置に関し、例えばインクジェットプリンタや熱
転写プリンタ、又はドツトインパクトプリンタのような
印刷出力部が複数回走査することにより所定のプリント
を行う複写機出力部を持つ複写機用画像編集装置に関す
るものである。

［従来の技術］ 例えば、原稿の一部を消したいとか、色を変えたいとか
、写真の部分だけは、なめらかにして文字の部分ははっ
きりしたコピーを撮りたいとか言う場合に画像編集装置
をつかう。

もちろんこのような画像処理を行なう画像編集装置が複
写機に組み込まれていることもある。

このような装置において、編集したい領域を指定するに
際して、この編集領域指定が第９図に示す様な領域Ａ、
Ｂの如くの場合には、矩形領域であろうと非矩形領域で
あろうと、全ての指定領域データをビットマツプデータ
に変換し記憶しておかなければならない。そして、この
ために、従来は原稿サイズと同じ大きさの編集領域をビ
ットマツプデータとして持っていた。

［発明が解決しようとしている課題］ このため、従来においては、以下の問題点があった。

■例えばＡ４サイズの原稿では、０．５ｍｍの分解能で
あれば、ビットマップデータを生成するには約２５６に
バイトのメモリを必要とし機器のコストアップをまねい
ていた。

■座標データをビットマツプデータに変換するのに多大
な時間がかかつていた。

［課題を解決するための手段］ 本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。

即ち、被編集原稿の任意の編集領域を指定する領域指定
手段と、該領域指定手段での領域指定座標データを蓄積
する第一の記憶手段と、該第一の記憶手段の記憶情報を
エリア情報であるビットマツプデータに変換するデータ
変換手段と、該データ変換手段で変換したビットマツプ
データを記憶する第２の記憶手段と、該該第２の記憶手
段又は前記第２の記憶手段での記憶指定領域に応じて該
被編集原稿の少なくとも一部に所定の画像処理を行う画
像処理手段とを備える。

また、複数の書き込みヘッドが並んだ印刷出力部が必要
回数被記録用紙上を走査する複写機出力部に接続され、
第２の記憶手段のビットマツプデータを蓄積する記憶容
量を複写機出力部の１走査分以上有し、複写機出力部の
出力操作に先立ち対応する領域の編集データを該第１の
記憶手段から引出しビットマツプデータに展開し第２の
記憶手段に記憶する。

あるいは、第２の記憶手段は少なくとも複写機出力部の
１走査分のビットマップデータを蓄積する記憶容量を持
つビットマツプデータ蓄積部を少なくとも２つ有し、該
ビットマツプデータ蓄積部が交互に、前記複写機出力部
の出力操作に先立ち対応する領域の編集データを前記第
１の記憶手段から引出しビットマツプデータに展開し第
２の記憶手段のそれぞれのビットマツプデータ蓄積部に
記憶する。

［作用］ 以上の構成において、領域指定データを座標データで蓄
積しておき、該蓄積座標データを、例えば複写出力時の
出力走査に先立ちビットマツプデータへ変換して蓄積し
、該ビットマツプデータに従った所定領域の編集を可能
とすることができる。このため、ビットマップデータを
記憶する第２の記憶手段の記憶容量を少な（することが
できる。

また、ビットマツプデータへの変換に時間がかかりコピ
ースピードを落とす心配がある場合は、第２の記憶手段
のビットマツプデータ蓄積領域を少なくとも２つ持ち、
一方のメモリに展開しているときは他方のメモリからビ
ットマツプデータを読みだす、トグルメそり方式を使う
ことにより、高速処理が可能となる。

［実施例］ 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。

第１図は本発明に係る第１実施例のブロック構成図であ
り、図中１００は本実施例の画像編集装置、２００は複
写原稿を走査して複写画像データを読み取る複写機人力
部、３００は本実施例画像編集装置で必要な編集処理の
施された画像データを印刷出力する複写機出力部である
。

本実施例画像編集装置１００においては、複写機入力部
２００よりの複写原稿データのうち、ユーザによる複写
原稿の編集処理指定領域に、トリミングやマスキング、
色変換等の画像変換。

処理の指示に基き、必要な画像処理を施し、複写機出力
部３００より出力さぜる。

画像編集装置１．　ＯＯにおいて、１は内蔵するＲＯＭ
１ａに格納された例えば第３図に示す制御手順に従い装
置全体のシーケンス制御及び所定の演算等を行なうＣＰ
ＬＩである。２は編集のための座標データを指定人力す
るための入力ペンやマウス等を備えるデジタイザであり
、例えば第９図に示す編集領域を指定入力し、入力した
指定座標データをＣＰｔＪ　１に送る６３はデジタイザ
２からの座標データを蓄える第１のメモリ、５は複写機
入力部２００よりの入力画像データ８に対し、所定の画
像処理を加えた後に出力画像データ９に変換して複写機
出力部に出力する画像処理部、６は第１のメモリ３の座
標データに所定の処理、例えば対応するビットマツプデ
ータに変換する処理等をしたデータを蓄える第２のメモ
リである。

また、１０〜１３は信号の流れを示している。

デジタイザ２からの信号１０は座標データの形式である
。ＣＰＵ　ｌとメモリとの信号１１はＣＰＵ　１とのデ
ータバス、アドレスバス、チップセレクト信号等の制御
信号等をすべて含んだものである。１２はビットマツプ
展開された編集データを、画像処理部５に送る信号ライ
ンを表わしている。また、１３は画像クロック信号であ
る。

上述した第２のメモリの詳細構成を第２図に示す。

第２図において、８にバイトメモリ１０３へのデータの
書き込みはＣＰＵ　１が行う。８にバイトメモリ１０３
の読み出しは、読出し用アドレス、タイミング発生回路
１０１が画像処理部５よりの画像クロックを元に発生す
る該画像クロック信号に同期した読出しタイミング信号
（チップセレクト信号Ｃ８、ワイドイネプル信号ＷＥ、
リードイネーブル信号ＲＥ）及びアドレス信号により行
なわれる。

なお、１０２は８にバイトメモリ１０３への制御信号な
ＣＰＵＩよりの信号とするか、読出し用アドレス、タイ
ミング発生回路１０１よりの信号とするかを切替えるセ
レクタ回路であり、ＣＰＵ１により制御される。

このＣＰＵＩによるセレクタ１０２の切替え制御タイミ
ングをもう少し詳細に説明すると、読出し用アドレス、
タイミング発生回路１０１よりの画像アクティブ信号が
ＣＰＵＩに入力されると、ＣＰＵＩはメモリ１０３への
アクセスを読出し用アドレス、タイミング発生回路１０
１及び画像処理部５側に任せる。即ち、メモリ１０３よ
りは画像処理部５からの画像クロック１３に同期して予
め格納されている後述するビットマップデータを読出し
セレクタ回路１０２を介して画像処理部５に送られる。

画像処理部５ではこのメモリ１０３よりのビットマツプ
データ（領域指定データ）に基き指定された各種の画像
処理を施し、複写機出力部３００に出力する。

例えば所定領域の切り出し処理等を行なう。

一方、ＣＰＵＩは画像アクティブ信号が出力されていな
い時、即ちアクティブでない時は、メモリ１０３へのア
クセスをＣＰＵＩ側に切り替え、第１メモリ３内の座標
データをビットマツプデータに展開して８にバイトメモ
リ１０３の所定領域に書き込んで行く。この座標データ
の対応するビットマツプデータへの変換処理は公知であ
るため詳細説明を省略する。

ここで画像信号がアクティブであると言うことは、複写
機出力部３００が印刷出力のためにヘッド部は走査中で
現実に印刷出力中であることを示しており、アクティブ
でないと言うことは印刷中で無いことを示すものである
。

通常８にバイトメモリ１０３はバイト構成のメモリであ
り、複数のバイト構成のメモリのＤｏは、色変換領域に
対応し、 Ｄｌは、写真領域に対応し、 Ｄ２は、トリミング領域に対応し、 と言うように使用していることは一般的であり、説明す
るまでもない。

以上の構成を備える本実施例の動作を、第３図のフロー
チャートを参照して以下に説明する。

まずステップＳ１でデジタイザ２のペンやマウス等を使
ってユーザが思い思いの領域を指定して装置に対し、ト
リミングやマスキング、色変換等の画像変換、処理を指
示する。

デジタイザ２は複写機の上部に付いているものや、独立
にあるものもある。また、機能的には、位置情報のみ発
生するものや、「コピーをしなさい。」、「データを送
りなさい。」、１色を変換しなさい。」等の機器の動作
機能を付加したものもあるが、本実施例においては、編
集するための位置情報の最低限は発生可能な機能を有す
るものとする。

指定領域の座標データ及び指定領域の処理形態等が入力
されるとステップＳ２に進み、ＣＰＵ１は符号１０に示
すようにデジタイザ２から必要な位置情報を読み込む。

なお、ここには図示してないが、ＣＰＵ１からデジタイ
ザ２に対し必要な指定を行なうこともある。

ＣＰＵＩは続くステップＳ３でデジタイザ２からの座標
データ情報を第１のメモリ３の所定領域に書込む。例え
ば、第１のメモリ３のＮアドレスに（５Ｄ）Ｈを、Ｎ＋
１アドレスに（Ａ９）、を書き込むことにより、座標デ
ータ（５Ｄ、Ａ９）がＮアドレスとＮ＋１アドレスに記
憶されたことになる。

そしてステップＳ４で複写原稿の全ての領域指定が終了
したか否かを調べ、領域指定が残っていればステップＳ
１に戻り次の領域指定を行なう。

一方、全ての領域指定が終了した場合にはステップＳ５
に進む。

ここで例えば、直径１０ｃｍの円を０．５ｍｍの分解能
で指定したとすると、必要な座標データ数ＮＯは、 Ｎ　　Ｏ＝１０＊ｌＯ（ｍｍ）＊３．１４＊２＝６２８
１４ント　であ　リ　、ｌ座標データあたり２バイト必
要とすると、座標データの形で１０ｃｍの円を記憶する
に合計１２５６バイト必要となる。

最も一般的なメモリチップである３２にバイトのＲＡＭ
チップを１個使った場合、直径１０ｃｍの円に相当する
エリアを約２６個分記憶できる勘定になる。

この座標データに従い入力画像データ８に必要な編集処
理を施すためには、座標データをビットマツプデータに
変換しなければならない。そのためにＣＰＵＩはステッ
プ８５以下で第１のメモリ３に記憶されている座標デー
タを読出し第２のメモリ６の所定領域にビットマツプ展
開する。

しかしここで問題となるのがビットマツプデータは非常
に多くのデータ量になるということである。

例えばＡ４サイズ１枚の０．５ｍｍ分解能のビットマツ
プデータの量は、２９０＊２＊２１０＊２＝２４３６０
０ビツトにもなってしまい、実際の画像処理を考えると
この容量のビットマツプデータが最低８面は必要となる
。即ち、前述の３２にバイトのＲＡＭであれば８個も必
要となる。これではコスト的に大きな負担となる。

そこで本実施例ではステップ８５以下で、以下に説明す
るような方法を用いた。

周知のように、インクジェットプリンタや熱転写プリン
タ、ドツトインパクトプリンタのようなプリンタにおい
ては、例えば記録部の記録ヘッドを搭載したキャリャア
を複数回走査することにより所定のプリントを行なって
いる。そこで、まずステップＳ５で１回の走査に必要な
ビットマツプデータだけを第２のメモリ６に展開する。

そしてステップＳ６で画像アクティブ信号がアクティブ
になり、展開データに従った画像処理が開始されるのを
監視する。画像アクティブ信号がアクティブになり、展
開データに従った画像処理が開始されるとステップＳ７
に進み、セレクタ１０２を切替えて画像処理部５０制郭
下でメモリ１０３がアクセスできるようにする。これに
より、複写機入力部２００よりの画像データのメモリ１
０３に転換されたビットマツプデータに従った領域に所
定の画像処理を施して複写機出力部３００に出力し、印
刷出力する処理が行なわれる。

ＣＰＵ１はステップＳ８、ステップＳ９で１走査分の記
録の終了を監視する。モして１走査分の記録出力が終了
すると、画像アクティブ信号が消勢する。するとＣＰＵ
Ｉの処理はステップＳ９よりステップＳＩＯに進み、セ
レクタ１０２を制御してメモリ１０３のアクセス制御を
再びＣＰＵＩの元に置（。そしてステップＳｌｌで複写
処理が終了したか否かを調べ、終了した場合には処理を
終了する。

処理が終了していない場合にはステップＳ５に戻り、第
１のメモリ３に格納された座標データに従い次の１走査
分のビットマツプデータをメモリ１０３上に展開する。

以上の本実施例における第２のメモリ６のアクセス制御
の例を第４図に示す。

以上説明した方法を採用し、ＣＰＵＩの制御で毎回の走
査に先立ち第１メモリ３から第２メモリ６へのビットマ
ツプ展開を行なえば、第２メモリ容量は極めて少な（て
済む。

例えば３２回の走査で記録用紙１枚の記録を行なう場合
を考えると、第２のメモリ６は８にバイトあればいいこ
とになる。

当然ビットマツプデータは入力画像データ８と共に送ら
れる画像クロックに同期して読みだされ例えば編集する
領域は“Ｈ”、そのまま何もしない領域は°゛Ｌ”とい
うデータが出力され、該データに従った画像処理部５で
の処理が行なえる。

［第２実施例］ 以上の説明においては、第１のメモリ３に記憶した座標
データの第２のメモリ６７＼のビットマツプ展開は、複
写機出力部３００の１走査出力毎に行なう例について説
明したが、ビットマツプデータへの変換に時間がかかり
、コピースピードを落とす６髪がある場合は、第２のメ
モリを２つ持ち、一方のメモリに展開しているときは他
方のメモリからビットマップデータを読みだす、トグル
メモリ方式を使うことにより、高速処理が可能となる。

このように構成した本発明に係る第２実施例の画像処理
装置のブロック構成を第５図に示す。

第５図において、第１図と同様構成には同一番号を付し
詳細説明は省略する。

第２実施例では、第１実施例の第２のメモリ６に変え、
第２のメモリを２６．２７の２個使っている。

第２実施例においては、このように２個の第２のメモリ
２６．２７を備え、いわゆるトグルメモリ構成にして交
互に使用する。これにより、ＣＰ　［１１がアクセスで
きる時間は第１実施例の２倍となりＣＰＵＩの負担が軽
減されるとともに、装置の高速化にも対応できる。

そして、第２実施例ではＣＰＵ１は一方の第２のメモリ
がアクセス中に、他方の第２のメモリへの第１のメモリ
３に格納された座標データに基づくビットマツプデータ
の展開処理を行なう。そして、一方の第２のメモリへの
アクセスが終了し、他方の第２のメモリへのアクセスが
開始されると以後直ちに一方の第２のメモリへのビット
マツプデータの展開を行なえる。

このように交互に２つのメモリへのメモリアクセスとビ
ットマツプデータの展開の動作を行なうことにより、画
像処理速度が速い場合にも、次の画像処理部の間に処理
領域のビットマツプデータの展開が行なえる。

この第２実施例の第２のメモリのアクセスタイミングを
第６図に示す。

なお、この第２のメモリは２つに限定されるものではな
く、必要な処理速度に応じて３個又はそれ以上であって
もよい。この場合においても、必要最小限の任意の数と
すればよい。

［第３実施例］ 画像処理速度が速（、ＣＰＵ１でのソフトウェア制御で
ビットマツプデータの展開を行なっては処理に遅滞が発
生するおそれのある場合には、これらの領域抽出制御を
ハードウェアで達成してもよい。

このように構成した本発明に係る第３実施例のブロック
構成を第７図に示す。

第７図において、第１図と同様構成には同一番号を付し
、詳細説明を省略する。

第３実施例の特徴は、第１のメモリ３、第２のメモリ６
のメモリ制御、及び第２のメモリ６へのビットマツプへ
の展開制御をＣＰＵ１ではなく、ハードウェアにより行
い、非常に速い画像処理装置にも対応可能なことである
。このために、第３実施例においてはメモリ制御回路１
９を備える構成としている。

このメモリ制御回路１９は以下の機能を備える構成であ
る。

■デジタイザ２からの指定座標データを第１のメモリ３
に書き込むためのタイミング信号の生成、及びそのため
のアドレス信号の生成等による第１のメモリへの書込み
制御機能。

■画像処理部５からの画像クロック信号１３に基づく所
定のタイミングで第１のメモリ３から座標データを読み
出し、これに基づきビットマツプ展開して第２のメモリ
６に書き込む第１のメモリ３の読出し制御機能及び第２
のメモリ６への書込み制御機能制御機能。

■画像処理部５からの画像クロック信号１３による所定
のタイミングで、第２のメモリ６からビットマツプデー
タを読み出し、画像処理部５に送り出す第２のメモリへ
の書込み制御機能。

第３実施例のメモリ制御回路１９は、以上の機能を備え
ることにより、画像処理部５での処理速度が高速であっ
ても、リアルタイムで処理することができる。

［第４実施例」 更に、以上の説明では、画像処理部５を１つ備える構成
について説明したが、本発明は以上の例に限定されるも
のではなく、指定領域に対する画像処理を複数可能とす
ることもできる。この場合には実行する画像処理に応じ
た種類の画像処理部を備えれば良い。

このような場合に対処すべく、複数の画像処理部を備え
た本発明に係る第４実施例のブロック構成を第８図に示
す。

第８図において、第１図、第７図と同様構成には同一番
号を付し、詳細説明を省略する。

第４実施例では第１実施例と同様に第２のメモリ６にバ
イト構成のメモリを使い、複数の画像処理部に対してそ
れぞれのメモリ領域を割当てている。そして、該メモリ
領域に展開されたビットマツプデータに従った画像処理
部５に編集信号を出力している。

この用に構成することによりあらゆる画像処理に対応で
きる。

［発明の効果］ 以上説明した各実施例によれば、 （１）領域指定データを座標データで蓄積する第１のメ
モリを持つ。

（２）座標データをビットマツプデータに変換されたデ
ータを蓄積するためのメモリは１走査分または２走査分
しか持たない。

（３）記録ａカのための走査に先立ち、必要量のビット
マツプデータへの変換を行う。

（４）ビットマツプデータへの変換に時間がかかりコピ
ースピードを落とす心配がある場合は、ビットマツプデ
ータ蓄積用のメモリを２つ持ち、一方のメモリに展開し
ているときは他方のメモリからビットマツプデータを読
みだす、トグルメモリ方式を使う。

（５）画像記録信号（通常、画像イネーブル信号）をも
とに、ビットマツプメモリの切り換え制御信号を生成す
ることにより、高速化を計る。

と言うことにより低コストで高性能な画像処理装置を実
現できる。

又、−度に全ての座標データをビットマツプデータに展
開せずに、１主走査毎に行なうため、機器の処理速度の
高速化が図れると言うメリットもある。

［発明の効果］ 以上説明した様に本発明によれば、領域指定データを座
標データで蓄積しておき、該蓄積座標データを、例えば
複写圧力時の出力走査に先立ちビットマツプデータへ変
換して蓄積し、該ビットマツプデータに従った所定領域
の編集を可能とすることができる。このため、ビットマ
ツプデータを記憶する第２の記憶手段の記憶容量を少な
くすることができる。

また、ビットマツプデータへの変換に時間がかかりコピ
ースピードを落とす心配がある場合は、第２の記憶手段
のビットマツプデータ蓄積領域を少なくとも２つ持ち、
一方のメモリに展開しているときは他方のメモリからビ
ットマップデータを読みだす、トグルメモリ方式を使う
ことにより、高速処理が可能となる。

【図面の簡単な説明】

第１図は本発明に係る第１実施例のブロック構成図、 第２図は第１図に示す第１実施例の第２のメモリの詳細
構成を示すブロック構成図、 第３図は第１実施例の制御フローチャート、第４図は第
１実施例のメモリアクセス制御を示すタイミングチャー
ト、 第５図は本発明に係る第２実施例のブロック構成図、 第６図は第２実施例のメモリアクセス制御を示すタイミ
ングチャート、 第７図は本発明に係る第３実施例のブロック構成図、 第８図は本発明に係る第４実施例のブロック構成因、 第９図は矩形領域指定、非矩形領域指定走査を説明する
ための図である。 図中、１・・・ＣＰＵ、２・・・デジタイザ、３・・・
第１のメモリ、４，１０２・・・セレクタ回路、５・・
・画像処理部、６，２６．２７・・・第２のメモリ、１
９・・・メモリ制御回路、１００・・・画像編集装置、
１０１・・・読出し用アドレス、タイミング発生回路、
１０３・・・８にバイトメモリ、２００・・・複写機入
力部、３００・・・複写機出力部である。

Claims (3)

【特許請求の範囲】
1. （１）被編集原稿の任意の編集領域を指定する領域指定
   手段と、該領域指定手段での領域指定座標データを蓄積
   する第一の記憶手段と、該第一の記憶手段の記憶情報を
   エリア情報であるビットマップデータに変換するデータ
   変換手段と、該データ変換手段で変換したビットマップ
   データを記憶する第２の記憶手段と、該該第２の記憶手
   段又は前記第２の記憶手段での記憶指定領域に応じて該
   被編集原稿の少なくとも一部に所定の画像処理を行う画
   像処理手段とを備えることを特徴とする複写機用画像編
   集装置。
2. （２）請求項第１項記載の複写機用画像編集装置は、複
   数の書き込みヘッドが並んだ印刷出力部が必要回数被記
   録用紙上を走査する複写機出力部に接続され、 前記第２の記憶手段のビットマップデータを蓄積する記
   憶容量を複写機出力部の１走査分以上有し、前記複写機
   出力部の出力操作に先立ち対応する領域の編集データを
   該第１の記憶手段から引出しビットマップデータに展開
   し第２の記憶手段に記憶することを特徴とする複写機用
   画像編集装置。
3. （３）前記第２の記憶手段は少なくとも複写機出力部の
   １走査分のビットマップデータを蓄積する記憶容量を持
   つビットマップデータ蓄積部を少なくとも２つ有し、該
   ビットマップデータ蓄積部が交互に、前記複写機出力部
   の出力操作に先立ち対応する領域の編集データを前記第
   １の記憶手段から引出しビットマップデータに展開し第
   ２の記憶手段のそれぞれのビットマップデータ蓄積部に
   記憶することを特徴とする請求項第１項記載の複写機用
   画像編集装置。